层叠封装结构及其制造方法
    1.
    发明公开

    公开(公告)号:CN110808240A

    公开(公告)日:2020-02-18

    申请号:CN201911051677.7

    申请日:2019-10-31

    摘要: 本申请公开了一种层叠封装结构及其制造方法,以解决现有的层叠封装结构电磁屏蔽能力较差的问题。该层叠封装结构,包括:基板、固定于基板上表面的支撑件以及罩设于支撑件外的塑封壳体;支撑件包括侧板和隔板,侧板垂直固定在基板上表面,隔板固定在由侧板所限定出的柱型空间内、并将柱型空间分隔成对应于基板的下腔以及与下腔相对的上腔;在侧板的内表面以及隔板朝向下腔的下表面上设有第一屏蔽层;在下腔内设有第一芯片,且第一芯片与基板之间电连接;在上腔内设有第二芯片,且第二芯片与基板电连接。该层叠封装结构采用了特殊结构的支撑件且设置有屏蔽层,能够对其中的芯片形成良好的电磁屏蔽,提高该封装结构的稳定性和可靠性。

    一种芯片封装工艺以及芯片封装结构

    公开(公告)号:CN110246764A

    公开(公告)日:2019-09-17

    申请号:CN201910338025.5

    申请日:2019-04-25

    发明人: 戴建业

    摘要: 本发明公开一种芯片封装工艺,包括以下步骤:将芯片倒装在基板上;对倒装有所述芯片的基板进行第一次烘烤;对经过所述第一次烘烤后的倒装有所述芯片的基板进行清洗;对经过所述清洗后的倒装有所述芯片的基板进行底部填充;对经过所述底部填充后的倒装有所述芯片的基板进行第二次烘烤;对经过第二次烘烤后的所述芯片背离所述基板的一侧表面上开设多个凹槽;对经过开槽后的所述芯片背离所述基板的一侧表面上进行涂胶;将盖板贴附到经过涂胶后的所述芯片背离所述基板的一侧表面上;对贴附有盖板的倒装有所述芯片的基板进行第三次烘烤。本发明能够提高芯片的散热效率。

    一种芯片封装治具
    3.
    实用新型

    公开(公告)号:CN210403661U

    公开(公告)日:2020-04-24

    申请号:CN201921622811.X

    申请日:2019-09-27

    IPC分类号: H01L21/56

    摘要: 本实用新型公开了一种芯片封装治具,该芯片封装治具用于对待封装部件进行封装;芯片封装治具包括上模具、下模具和伸缩装置,其中:上模具和下模具能够扣合形成用于容纳待封装部件的模腔;上模具上设有通孔;下模具上设有注料孔;伸缩装置包括:与上模具固定连接的固定板;上定位板和下定位板,上定位板与固定板固定连接;压杆和压块,压杆的一端与下定位板连接,另一端与压块连接;驱动组件,驱动组件用于驱动下定位板相对于上定位板运动,带动压块通过通孔进入模腔内,直至压块的下表面与芯片的背面相贴合。采用该芯片封装治具,无需进行贴膜和揭膜,即可获得裸露芯片的封装结构,节约了生产成本,提升了生产效率。

    层叠封装结构
    4.
    实用新型

    公开(公告)号:CN210743941U

    公开(公告)日:2020-06-12

    申请号:CN201921856326.9

    申请日:2019-10-31

    摘要: 本申请公开了一种层叠封装结构,以解决现有的层叠封装结构电磁屏蔽能力较差的问题。该层叠封装结构,包括:基板、固定于基板上表面的支撑件以及罩设于支撑件外的塑封壳体;支撑件包括侧板和隔板,侧板垂直固定在基板上表面,隔板固定在由侧板所限定出的柱型空间内、并将柱型空间分隔成对应于基板的下腔以及与下腔相对的上腔;在侧板的内表面以及隔板朝向下腔的下表面上设有第一屏蔽层;在下腔内设有第一芯片,且第一芯片与基板之间电连接;在上腔内设有第二芯片,且第二芯片与基板电连接。该层叠封装结构采用了特殊结构的支撑件且设置有屏蔽层,能够对其中的芯片形成良好的电磁屏蔽,提高该封装结构的稳定性和可靠性。(ESM)同样的发明创造已同日申请发明专利

    一种芯片封装结构
    5.
    实用新型

    公开(公告)号:CN209822595U

    公开(公告)日:2019-12-20

    申请号:CN201920574765.4

    申请日:2019-04-25

    发明人: 戴建业

    摘要: 本实用新型公开一种芯片封装结构,包括:基板;设置在基板上的芯片;以及用于将芯片进行封装的盖板;其中,所述芯片背离所述基板的一侧上开设有多个凹槽。本实用新型能够提高芯片的散热效率。(ESM)同样的发明创造已同日申请发明专利