-
公开(公告)号：CN114007219A
公开(公告)日：2022-02-01
申请号：CN202111238889.3
申请日：2021-10-25
申请人： 北京计算机技术及应用研究所
IPC分类号： H04W12/02 , H04W12/04 , H04W12/041 , H04W12/0431 , H04W12/069 , H04W12/08 , H04W12/69 , H04L9/32 , H04L9/08 , H04L9/06 , H04B7/185 , H04W4/08
摘要： 本发明涉及一种面向低轨卫星通信的隐身份接入认证方法，属于卫星通信领域。本发明包括初始化阶段和接入认证阶段。初始化阶段，在接入认证开始前，为各通信节点预先分配隐身份标识以及预制密钥。接入认证阶段，首先执行首次接入认证，利用预先分配的隐身份标识以及预制密钥，及相互交互的参数信息，结合隐身份自认证特性，完成节点间的接入认证，以及主会话密钥和临时会话密钥的协商，确保接入节点的可信，同时可利用协商的密钥，构建安全通信通道，确保会话的机密性；本认证方法满足网络动态拓扑、节点资源受限、通信延迟大的通信环境安全需求。
-
公开(公告)号：CN114007219B
公开(公告)日：2024-03-26
申请号：CN202111238889.3
申请日：2021-10-25
申请人： 北京计算机技术及应用研究所
IPC分类号： H04W12/02 , H04W12/04 , H04W12/041 , H04W12/0431 , H04W12/069 , H04W12/08 , H04W12/69 , H04L9/32 , H04L9/08 , H04L9/06 , H04B7/185 , H04W4/08
摘要： 本发明涉及一种面向低轨卫星通信的隐身份接入认证方法，属于卫星通信领域。本发明包括初始化阶段和接入认证阶段。初始化阶段，在接入认证开始前，为各通信节点预先分配隐身份标识以及预制密钥。接入认证阶段，首先执行首次接入认证，利用预先分配的隐身份标识以及预制密钥，及相互交互的参数信息，结合隐身份自认证特性，完成节点间的接入认证，以及主会话密钥和临时会话密钥的协商，确保接入节点的可信，同时可利用协商的密钥，构建安全通信通道，确保会话的机密性；本认证方法满足网络动态拓扑、节点资源受限、通信延迟大的通信环境安全需求。
-
公开(公告)号：CN112149167B
公开(公告)日：2024-03-15
申请号：CN202011050723.4
申请日：2020-09-29
申请人： 北京计算机技术及应用研究所
摘要： 本发明涉及一种基于主从系统的数据存储加密方法及装置，属于计算机信息存储技术领域。采用本发明所述基于主从系统的数据存储加密方法及装置，不仅减少了一个加密系统设备，降低了加密系统成本；且减少数据传输经过的路径，减少泄露源头；同时主从设备均参与加密环节，对系统安全保护起到双重保护作用。
-
公开(公告)号：CN115758397A
公开(公告)日：2023-03-07
申请号：CN202211295201.X
申请日：2022-10-21
申请人： 北京计算机技术及应用研究所
摘要： 本发明涉及一种模块化的数据加解密系统架构，属于计算机密码领域。本发明采用所述模块化的加解密架构，分别在系统级芯片处理器和FPGA上运行，通过系统级芯片上管理软件和微处理模块软件的解耦设计和协同工作，实现密码处理与底层硬件的解耦，解决密码应用模块的重复设计和重复替换问题；FPGA架构采用多算法模块嵌入的方式，微处理模块与FPGA算法模块一一对应，解决一种密码应用模块可以运行多种硬件平台，一个硬件平台运行多种密码应用模块。管理软件通过采用系统内部标准socket的方式与微处理模块通信，采用总线的方式与FPGA通信，实现不同微处理模块与不同密码模块的标准化与平台化，完成密码微处理模块的调度和密码资源统一管理等功能。
-
公开(公告)号：CN112149167A
公开(公告)日：2020-12-29
申请号：CN202011050723.4
申请日：2020-09-29
申请人： 北京计算机技术及应用研究所
摘要： 本发明涉及一种基于主从系统的数据存储加密方法及装置，属于计算机信息存储技术领域。采用本发明所述基于主从系统的数据存储加密方法及装置，不仅减少了一个加密系统设备，降低了加密系统成本；且减少数据传输经过的路径，减少泄露源头；同时主从设备均参与加密环节，对系统安全保护起到双重保护作用。
-
公开(公告)号：CN111813709A
公开(公告)日：2020-10-23
申请号：CN202010707388.4
申请日：2020-07-21
申请人： 北京计算机技术及应用研究所
IPC分类号： G06F12/02
摘要： 本发明涉及一种基于FPGA存算一体架构的高速并行存储方法，包括：进行FPGA通道编号处理，包括初始状态的通道编号处理和动态变化的通道编号处理，顺序遍历所有通道，采用通道编号方法按序逐个编号，并把映射表保存在寄存器中；进行存储空间块重组，包括：将多个存储介质划分成大小相同的片，该片是页的整数倍，且与主机通道处理数据块大小一致，进行块的地址映射，将数据地址LBA转换成存储空间重组后的地址；地址映射使用两级地址，一级地址表示所在的存储通道，二级地址则表示特定存储通道连接的存储介质的位置，通过两级地址的组合，进行存储空间的寻址；在动态扩容处理时，将关键状态信息保存在寄存器中，用于后期地址映射。
-
公开(公告)号：CN117195303A
公开(公告)日：2023-12-08
申请号：CN202311244688.3
申请日：2023-09-26
申请人： 北京计算机技术及应用研究所
摘要： 本发明涉及一种数据集中存储加密的系统，属于数据安全领域。本发明针对非结构化数据，不采用直接进行数据集中存储加密的方式，而是由文件应用系统统一管理、处理、存储数据，优化了非结构化数据可以采用存储加密设备的“扇区加密”工作模式进行数据集中存储加密保护，从而实现了结构化数据和非结构化数据统一由一套集中存储系统，部署一台存储加密设备或者一个数据加密存储集群，进行数据集中存储加密保护。本发明优化了集中存储加密保护技术的设计，节约了成本、简化了操作、降低了能耗。
-
公开(公告)号：CN113805809A
公开(公告)日：2021-12-17
申请号：CN202111090384.7
申请日：2021-09-17
申请人： 北京计算机技术及应用研究所
摘要： 本发明涉及一种基于QSFP接口的存储微阵列设备，属于计算机领域。本发明采用M.2形态接口硬盘，其具有丰富的可扩展性，可通过外接盘的形式扩展容量大小；可支持PCIe3.0硬盘接口，理论速度可达到超高速32Gb/s的超高速读写速率；通过对M.2形态接口硬盘集成嵌入式NAND存储阵列，并采用扩展的QSFP+光接口与PC端互联对接，通过传输Aurora协议数据对光电数据转换，可以进行大容量数据的高带宽传输和存储，以提高传输性能。
-
公开(公告)号：CN113805809B
公开(公告)日：2024-07-09
申请号：CN202111090384.7
申请日：2021-09-17
申请人： 北京计算机技术及应用研究所
摘要： 本发明涉及一种基于QSFP接口的存储微阵列设备，属于计算机领域。本发明采用M.2形态接口硬盘，其具有丰富的可扩展性，可通过外接盘的形式扩展容量大小；可支持PCIe3.0硬盘接口，理论速度可达到超高速32Gb/s的超高速读写速率；通过对M.2形态接口硬盘集成嵌入式NAND存储阵列，并采用扩展的QSFP+光接口与PC端互联对接，通过传输Aurora协议数据对光电数据转换，可以进行大容量数据的高带宽传输和存储，以提高传输性能。
-
公开(公告)号：CN113704835B
公开(公告)日：2023-11-10
申请号：CN202110958851.7
申请日：2021-08-20
申请人： 北京计算机技术及应用研究所
摘要： 本发明涉及一种支持加密卡功能的可信存储硬盘，属于计算机领域。本发明通过在一个PCIe接口上实现两个物理功能，分别为NVMe存储功能和PCIe密码卡功能，同时在可信存储硬盘内部实现内部可信，在上电时PF_0通道先工作，主动度量PF_1通道的NVMe主控固件，符合可信3.0思想中的主动度量要求，同时与宿主机进行可信认证，从而实现主机和硬盘之间可信链的传递确认。本发明实现了硬盘内部的可信，达到可信存储的目标，符合可信3.0的思想，并且，在一个硬盘中实现了PCIe密码卡功能和NVMe存储功能，不仅仅节约了一个设备，降低构建可信计算机的成本，同时所要保护的数据与高安全的可信密码模块处于同一个设备内，大大提高安全程度。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.033 秒)
