公开(公告)号：CN118606260A

公开(公告)日：2024-09-06

申请号：CN202410598777.6

申请日：2024-05-15

申请人： 北京遥测技术研究所

发明人： 姚建冲 ,  于勇 ,  王纲 ,  常敏 ,  金瑞琪 ,  禹强华 ,  耿鹏飞

IPC分类号： G06F15/177 ,  G06F15/78 ,  G06F11/07 ,  G06F11/14 ,  G06F9/4401 ,  G06F5/14

摘要： 本发明提供一种基于FIFO结构的程序在轨加载刷新方法，将配置程序写入FLASH中，ARM实时读取FLASH中的配置文件数据并输出至FIFO中，DSP从FIFO中读取配置文件并进行校验，ARM实时监控FIFO空满状态，保证FIFO非空，DSP读取完全部配置文件且校验值通过ARM的检查，完成加载工作后，ARM使能FPGA内部看门狗电路，监测软件系统运行情况，通过DSP与ARM的指令配合确保加载程序可靠；本发明通过SmartFusion2的FPGA(单粒子免疫)控制完成在轨重构功能，SmartFusion2类型FPGA作为一种FLASH型FPGA，支持重复烧写，对比一次性烧录的反熔丝型FPGA，极大地降低了开发成本，缩短了开发周期，支持在线调试，使用更加灵活便利；且芯片体积较小，在印制板焊接、芯片加固等方面也降低了工艺难度，缩短了生产周期，更具推广意义。