多核冗余系统
    1.
    发明授权

    公开(公告)号:CN113239348B

    公开(公告)日:2023-01-10

    申请号:CN202110432568.0

    申请日:2021-04-21

    Abstract: 本公开提供一种多核冗余系统,包括:主核,被配置为接收来自可编程逻辑组件的第一数据,并在预设定时到期时对第一数据进行打包,得到第一数据包;第一副核,被配置为接收来自可编程逻辑组件的第二数据,并在预设定时到期时对第二数据进行打包,得到第二数据包;第一内存,连接至主核和第一副核,被配置为存储第二数据包;其中,主核还被配置为:从第一内存读取第二数据包;基于第一数据包和第二数据包进行判决得到判决结果;响应于确定判决结果指示判决成功,确定正确的数据包;将正确的数据包发送至应用层。根据本公开,实现了数据的高效通信,且通过主核对所有数据进行判决后传输正确的数据,保证了数据传输的可靠性。

    多核冗余系统
    2.
    发明公开

    公开(公告)号:CN113239348A

    公开(公告)日:2021-08-10

    申请号:CN202110432568.0

    申请日:2021-04-21

    Abstract: 本公开提供一种多核冗余系统,包括:主核,被配置为接收来自可编程逻辑组件的第一数据,并在预设定时到期时对第一数据进行打包,得到第一数据包;第一副核,被配置为接收来自可编程逻辑组件的第二数据,并在预设定时到期时对第二数据进行打包,得到第二数据包;第一内存,连接至主核和第一副核,被配置为存储第二数据包;其中,主核还被配置为:从第一内存读取第二数据包;基于第一数据包和第二数据包进行判决得到判决结果;响应于确定判决结果指示判决成功,确定正确的数据包;将正确的数据包发送至应用层。根据本公开,实现了数据的高效通信,且通过主核对所有数据进行判决后传输正确的数据,保证了数据传输的可靠性。

Patent Agency Ranking