-
公开(公告)号：CN106886147B
公开(公告)日：2019-08-30
申请号：CN201710011440.0
申请日：2017-01-06
Applicant: 南京理工大学
IPC: G04F10/00
Abstract: 本发明公开了一种基于IODELAY固件的TOA估计电路。该TOA估计电路由信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块组成。其中信号边沿产生模块利用IODELAY固件根据被测信号的上升沿输出一个信号边沿脉冲，并将其输入到时间匹配模块。同步匹配脉冲模块利用IODELAY固件在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块。时间匹配模块将输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块。时间生成模块根据输入的时间匹配信号输出达到时间。本发明通过对利用IODELAY固件生成的窄脉冲对信号达到时间进行精确估计，具有较强的准确性、通用性以及适用性。
-
公开(公告)号：CN106886147A
公开(公告)日：2017-06-23
申请号：CN201710011440.0
申请日：2017-01-06
Applicant: 南京理工大学
IPC: G04F10/00
Abstract: 本发明公开了一种基于IODELAY固件的TOA估计电路。该TOA估计电路由信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块组成。其中信号边沿产生模块利用IODELAY固件根据被测信号的上升沿输出一个信号边沿脉冲，并将其输入到时间匹配模块。同步匹配脉冲模块利用IODELAY固件在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块。时间匹配模块将输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块。时间生成模块根据输入的时间匹配信号输出达到时间。本发明通过对利用IODELAY固件生成的窄脉冲对信号达到时间进行精确估计，具有较强的准确性、通用性以及适用性。
-
公开(公告)号：CN111158431A
公开(公告)日：2020-05-15
申请号：CN201911262122.7
申请日：2019-12-10
Applicant: 南京理工大学
IPC: G06F1/04
Abstract: 本发明公开了一种基于FPGA的输入信号时序的动态调整电路及方法。该电路包括监测电路、调整系数生成电路、时序调整电路和时序检验电路。方法为：监测电路通过FPGA上的XADC模块对外界温度和电压变化进行监测，如果变化超过阈值则计算温度和电压差值并发送至调整系数生成电路，计算出预估IDEALAY的延迟TAP值并发送至时序调整电路；时序调整电路对输入信号进行相应延迟调整；时序检验电路向FPGA发送已知的伪随机序列，FPGA内解析模块判断接收是否正确，并输出指示信号，如果满足要求则停止调整，否则继续调整。本发明实现了FPGA输入数字信号的自适应时序调整，实现了实时、高精度的动态调整，通用性强。
-
Patent Agency Ranking
公开(公告)号：CN111131194A
公开(公告)日：2020-05-08
申请号：CN201911261096.6
申请日：2019-12-10
Applicant: 南京理工大学
IPC: H04L29/06
Abstract: 本发明公开了一种基于软件与硬件协议栈的网络协议转换器及协议转换方法。该网络协议转换器包括微处理器、上端接口拓展电路、下端接口拓展电路、存储器和电源电路。方法为：上位机发送TCP/IP协议至微处理器，判断数据是否符合通信协议，若不符合则请求上位机重新发送数据，若符合则保存至存储器并重新编码，发送给下位机；下位机接收到自由协议后进行检验，并采集自由协议响应数据，反馈至微处理器；微处理器判断数据是否符合协议规格，若否则请求上位机重新发送数据，若是则进行协议转换并发送给上位机。本发明能够实现自由协议与Modbus RTU协议、TCP/IP协议之间的相互转换，满足现场级控制和远程控制的需求，具有良好的通用性和适用性。
-
公开(公告)号：CN106886146B
公开(公告)日：2019-08-30
申请号：CN201710011439.8
申请日：2017-01-06
Applicant: 南京理工大学
IPC: G04F10/00
Abstract: 本发明公开了一种基于数字延时电路的TOA估计电路。该TOA估计电路由信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块组成。其中信号边沿产生模块利用数字延时电路根据被测信号的上升沿输出一个信号边沿脉冲，并将其输入到时间匹配模块。同步匹配脉冲模块利用数字延时电路在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块。时间匹配模块将输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块。时间生成模块根据输入的时间匹配信号输出达到时间。本发明通过对利用数字延时电路生成的窄脉冲对信号达到时间进行精确估计，具有较强的准确性、通用性以及适用性。
-
公开(公告)号：CN106886146A
公开(公告)日：2017-06-23
申请号：CN201710011439.8
申请日：2017-01-06
Applicant: 南京理工大学
IPC: G04F10/00
Abstract: 本发明公开了一种基于数字延时电路的TOA估计电路。该TOA估计电路由信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块组成。其中信号边沿产生模块利用数字延时电路根据被测信号的上升沿输出一个信号边沿脉冲，并将其输入到时间匹配模块。同步匹配脉冲模块利用数字延时电路在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块。时间匹配模块将输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块。时间生成模块根据输入的时间匹配信号输出达到时间。本发明通过对利用数字延时电路生成的窄脉冲对信号达到时间进行精确估计，具有较强的准确性、通用性以及适用性。
-
公开(公告)号：CN110308426B
公开(公告)日：2022-12-27
申请号：CN201910581284.0
申请日：2019-06-29
Applicant: 南京理工大学
Abstract: 本发明公开了一种基于数字滤波的单频连续波导航雷达零频泄露抑制方法，将输入信号进行采样且经过对消系统后，并根据对消比调整数字延时滤波器的值，实现对不同多普勒频偏的自适应，能够有效抑制泄露信号，得到仅含多普勒频偏的回波信号，包括以下步骤：信号采样，分两路信号，一路与原信号相同，另一路延时一定相位，两路信号进入第一级乘法器，经过低通滤波器，再经过相同的延时滤波器，输出信号进入第二级乘法器，与原信号相加后通过数字陷波器，同时根据系统输出信号与原信号的泄露对消比改变延时滤波器的值，进一步提高隔离度。本方法实现了单频连续波导航雷达的零频泄露干扰抑制，提高了雷达的收发隔离度。
-
公开(公告)号：CN110308426A
公开(公告)日：2019-10-08
申请号：CN201910581284.0
申请日：2019-06-29
Applicant: 南京理工大学
Abstract: 本发明公开了一种基于数字滤波的单频连续波导航雷达零频泄露抑制方法，将输入信号进行采样且经过对消系统后，并根据对消比调整数字延时滤波器的值，实现对不同多普勒频偏的自适应，能够有效抑制泄露信号，得到仅含多普勒频偏的回波信号，包括以下步骤：信号采样，分两路信号，一路与原信号相同，另一路延时一定相位，两路信号进入第一级乘法器，经过低通滤波器，再经过相同的延时滤波器，输出信号进入第二级乘法器，与原信号相加后通过数字陷波器，同时根据系统输出信号与原信号的泄露对消比改变延时滤波器的值，进一步提高隔离度。本方法实现了单频连续波导航雷达的零频泄露干扰抑制，提高了雷达的收发隔离度。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.018 seconds)
