-
公开(公告)号：CN103034758B
公开(公告)日：2015-03-11
申请号：CN201210525602.X
申请日：2012-12-07
Applicant: 南通大学
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路逻辑优化并行处理方法，并行处理在逻辑优化中所处的位置：将多输入输出逻辑矩阵划分成多个多输入单输出逻辑矩阵，然后将这些多输入单输出逻辑调度到处理结点上进行优化处理；所述优化处理是结合了逻辑优化过程中逻辑的规模和逻辑中各蕴涵项之间可以合并的几率，从而形成的并行处理调度算法；在逻辑优化并行处理的调度过程中进行分段，并在每个段内遵循优先调度处理时间较长的逻辑；集成电路逻辑优化并行处理中采用分配策略。本发明可根据集成电路逻辑函数的蕴涵项的项数和蕴涵项之间的关联度而设计的可提高集成电路逻辑优化的处理效率。
-
Patent Agency Ranking
公开(公告)号：CN103745061A
公开(公告)日：2014-04-23
申请号：CN201410020541.0
申请日：2014-01-16
Applicant: 南通大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于最小项的多输入输出逻辑函数优化系统的处理方法，该软件系统（C语言编写）适用于多输入输出逻辑函数中的完全列举函数和非完全列举函数。基于最小项的多输入输出逻辑函数优化系统按功能分为：读取数据文件、转化成矩阵形式、转化成最小项形式、覆盖求解、蕴涵项求解、扩展、输出显示优化结果。在不计算函数补集、本源蕴涵项的前提下直接产生覆盖导通集的蕴涵项，有效地弥补了传统的卡诺图、二进制决策图等存在的表示方法不唯一、电脑时空资源消耗大等问题。本发明方法简便，提高了逻辑函数优化的效率和准确性。
-
公开(公告)号：CN103034758A
公开(公告)日：2013-04-10
申请号：CN201210525602.X
申请日：2012-12-07
Applicant: 南通大学
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路逻辑优化并行处理方法，并行处理在逻辑优化中所处的位置：将多输入输出逻辑矩阵划分成多个多输入单输出逻辑矩阵，然后将这些多输入单输出逻辑调度到处理结点上进行优化处理；所述优化处理是结合了逻辑优化过程中逻辑的规模和逻辑中各蕴涵项之间可以合并的几率，从而形成的并行处理调度算法；在逻辑优化并行处理的调度过程中进行分段，并在每个段内遵循优先调度处理时间较长的逻辑；集成电路逻辑优化并行处理中采用分配策略。本发明可根据集成电路逻辑函数的蕴涵项的项数和蕴涵项之间的关联度而设计的可提高集成电路逻辑优化的处理效率。
-
公开(公告)号：CN103714258B
公开(公告)日：2016-08-17
申请号：CN201410005741.9
申请日：2014-01-07
Applicant: 南通大学
IPC: G06F19/00
Abstract: 本发明公开了一种二值逻辑函数快速优化处理方法，包括实质本源项集合的形成、相对实质蕴涵项集合的形成无冗余覆盖优化过程、优化结果的形成等步骤。本发明在不计算函数补集的情况下，通过选取特殊最小项求解实质本源项集合，通过重塑集合求解相对实质蕴涵项集合，再经过无冗余覆盖优化，最后将实质本源项集合与相对实质蕴涵项集合合并即为逻辑函数优化结果。本发明方法简便，提高了逻辑函数快速优化的效率和准确性。
-
-
公开(公告)号：CN103714258A
公开(公告)日：2014-04-09
申请号：CN201410005741.9
申请日：2014-01-07
Applicant: 南通大学
IPC: G06F19/00
Abstract: 本发明公开了一种二值逻辑函数快速优化处理方法，包括实质本源项集合的形成、相对实质蕴涵项集合的形成无冗余覆盖优化过程、优化结果的形成等步骤。本发明在不计算函数补集的情况下，通过选取特殊最小项求解实质本源项集合，通过重塑集合求解相对实质蕴涵项集合，再经过无冗余覆盖优化，最后将实质本源项集合与相对实质蕴涵项集合合并即为逻辑函数优化结果。本发明方法简便，提高了逻辑函数快速优化的效率和准确性。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
