公开(公告)号：CN115754559A

公开(公告)日：2023-03-07

申请号：CN202211504229.X

申请日：2022-11-28

申请人： 卡斯柯信号有限公司

发明人： 许婧 ,  张程 ,  陈吉余 ,  郑晓杰 ,  陈新富 ,  刘闵 ,  江仁辉 ,  王香回

IPC分类号： G01R31/00 ,  H04L12/40 ,  H04L1/22 ,  G01R31/327 ,  G01R19/25

摘要： 本发明公开了一种基于二乘二取二架构的零散采集系统，包括：零散采集模块，其与外部零散设备连接，用于获取所述外部零散设备的运行状态；安全通信处理模块，其与所述零散采集模块连接；逻辑处理子系统，其与所述安全通信处理模块连接；维护诊断子系统，其与所述安全通信处理模块连接，所述逻辑处理子系统、所述安全通信处理模块和所述零散采集模块均采用二乘二取二架构。本发明设置多个零散采集接口，有效节约成本，减小设备占用体积；合理利用资源，有效缩短了软件处理时间；对零散采集模块的采集电流进行动态补偿，提高系统的采集精度。

公开(公告)号：CN113946524B

公开(公告)日：2024-05-31

申请号：CN202111202827.7

申请日：2021-10-15

申请人： 卡斯柯信号有限公司

发明人： 谭婷 ,  刘志江 ,  刘闵 ,  宋志坚

IPC分类号： G06F13/12 ,  G06F13/42 ,  G06F15/78

摘要： 本发明公开了一种基于FPGA的读写双口RAM系统和方法，该系统包含主控制系统和若干个数据采集系统，其中，所述数据采集系统包含：数据采集通信模块，用于数据的采集；CPU模块，与所述数据采集通信模块连接，所述CPU模块用于接收存储并传送所述数据采集通信模块采集的数据信息；FPGA模块，其包含上模块和下模块，所述上模块通过上模块双口RAM与主控制系统或CPU模块进行信息交互，下模块通过下模块双口RAM与主控制系统或CPU模块进行信息交互，上模块双口RAM和下模块双口RAM建立在FPGA芯片上，CPU模块和主控制系统通过上模块双口RAM和下模块双口RAM实现数据信息的读写交互。其优点是：该系统通过以FPGA芯片为基础的双口RAM，实现了CPU模块和主控制系统高速可靠的数据传输。

公开(公告)号：CN113946524A

公开(公告)日：2022-01-18

申请号：CN202111202827.7

申请日：2021-10-15

申请人： 卡斯柯信号有限公司

发明人： 谭婷 ,  刘志江 ,  刘闵 ,  宋志坚

IPC分类号： G06F13/12 ,  G06F13/42 ,  G06F15/78

摘要： 本发明公开了一种基于FPGA的读写双口RAM系统和方法，该系统包含主控制系统和若干个数据采集系统，其中，所述数据采集系统包含：数据采集通信模块，用于数据的采集；CPU模块，与所述数据采集通信模块连接，所述CPU模块用于接收存储并传送所述数据采集通信模块采集的数据信息；FPGA模块，其包含上模块和下模块，所述上模块通过上模块双口RAM与主控制系统或CPU模块进行信息交互，下模块通过下模块双口RAM与主控制系统或CPU模块进行信息交互，上模块双口RAM和下模块双口RAM建立在FPGA芯片上，CPU模块和主控制系统通过上模块双口RAM和下模块双口RAM实现数据信息的读写交互。其优点是：该系统通过以FPGA芯片为基础的双口RAM，实现了CPU模块和主控制系统高速可靠的数据传输。