用于数字信号量化和滤除量化噪声的电路布置

    公开(公告)号:CN1325565A

    公开(公告)日:2001-12-05

    申请号:CN99813126.1

    申请日:1999-11-15

    IPC分类号: H03M7/36

    CPC分类号: H03M7/3022

    摘要: 本发明涉及一种用于数字信号量化和滤除量化噪声的电路布置,所述电路布置具有多个串联的带有量化器的数字控制环和量化器。数字信号被馈送给串联的第一控制环,所述数字信号具有为m比特的第一字长。每个量化器的量化误差信号被滤出并反馈至相应的数字控制环。接着每个量化器的量化误差信号被馈送给一后置的数字控制环。第一数字控制环的量化输出信号与为u比特的第三字长相适应,第三字长短于第一字长。除第一数字控制环的量化输出信号外的串联的数字控制环的量化的输出信号被一个数字滤波器分别滤出。在一加法器中所述量化输出信号与串联的第一数字控制环的量化的输出信号相加,以便消除量化误差。加法器的输出信号具有为n比特的第二字长并且是电路布置的量化的输出信号。