公开(公告)号：CN116645994A

公开(公告)日：2023-08-25

申请号：CN202310635857.X

申请日：2023-06-01

申请人： 合肥工业大学

发明人： 张章 ,  马永波 ,  蒋择 ,  张玮琦 ,  李超

IPC分类号： G11C13/00 ,  G11C13/04

摘要： 本发明公开了一种用于光电忆阻器阵列的感存算一体化系统，包括:权重写入模块、行选模块、数据读取模块、电源模块、MCU控制模块和数字识别模块；其中数字识别模块包括神经网络硬件化模块和显示模块。数据读取模块将阵列输出的电流进行放大、I‑V转换和模数转换，电源模块为各模块进行供能，神经网络硬件化模块读取预处理后的图像数据作为输入向量进行数字识别，显示模块会将图像数据以及识别结果输出到显示屏上进行显示，MCU控制模块负责各模块之间的协调控制与数据交换。该系统适用于光电忆阻器阵列读写数据及手写数字识别，同时也适用于其他阵列传感器的信号采集与成像。

公开(公告)号：CN115620779A

公开(公告)日：2023-01-17

申请号：CN202211100030.0

申请日：2022-09-08

申请人： 合肥工业大学

发明人： 张章 ,  孙德凯 ,  蒋择

IPC分类号： G11C16/04 ,  G11C7/18

摘要： 本发明公开了一种应用于单比特神经网络的存内计算单元，该存内计算单元由一个存储部分和一个计算部分组成，存储部分包括管N1、管N2、管N3、管N4、管P1、管P2，计算部分包括管P3、管P4、管P5、管P6。存储部分负责存储权重信息，计算部分负责完成输入信号与权重的乘累加运算。本发明具有高稳定性、速度快、功耗低的优势。