双监测机制的数据链系统
    1.
    发明公开

    公开(公告)号:CN116455487A

    公开(公告)日:2023-07-18

    申请号:CN202310437637.6

    申请日:2023-04-21

    摘要: 本发明公开了一种双监测机制的数据链系统,所述数据链系统包括具备上下行双向通信功能的数据链子系统Ⅰ,以及具备下行单向通信功能的数据链子系统Ⅱ;其中,所述数据链子系统Ⅰ上设计有上行链路状态环回监测机制和下行链路状态监测机制;所述数据链子系统Ⅱ上仅设计有下行链路状态监测机制。本发明提供一种双监测机制的数据链系统,本发明的数据链系统提供两种监测机制,上行链路状态环回监测机制和下行链路状态监测机制,能有效的避免了空中设备盲盒的状态,实时在通信过程中检测空中设备接收上行链路状态。

    在xDSL传输系统中实现低频时钟传递的系统

    公开(公告)号:CN106209342B

    公开(公告)日:2022-10-18

    申请号:CN201610727717.5

    申请日:2016-08-25

    IPC分类号: H04L7/00 H04L7/033 H04M3/30

    摘要: 本发明公开了一种在xDSL传输系统中实现低频时钟传递的系统,包括:用于在xDSL传输系统中进行数据传输的主端和从端,其二者上均设置有一现场可编程门阵列FPGA芯片;所述FPGA芯片有一端连接时钟信号锁相模块;其中,所述主端、从端的FPGA通过在二者之间构建的一高级数据控制链路HDLC,在xDSL传输系统中实现低频时钟信号的传递。本发明提供一种在xDSL传输系统中实现低频时钟传递的系统,其能够通过在xDSL传输系统中引入FPGA,使得时钟信号锁相模块输出的高频信号能有效地传输至对端,有效的解决了锁相的问题,使其在传输系统中的稳定性和广泛性更强。

    在xDSL传输系统中实现低频时钟传递的系统及其方法

    公开(公告)号:CN106209342A

    公开(公告)日:2016-12-07

    申请号:CN201610727717.5

    申请日:2016-08-25

    IPC分类号: H04L7/00 H04L7/033 H04M3/30

    摘要: 本发明公开了一种在xDSL传输系统中实现低频时钟传递的系统,包括:用于在xDSL传输系统中进行数据传输的主端和从端,其二者上均设置有一现场可编程门阵列FPGA芯片;所述FPGA芯片有一端连接时钟信号锁相模块;其中,所述主端、从端的FPGA通过在二者之间构建的一高级数据控制链路HDLC,在xDSL传输系统中实现低频时钟信号的传递。本发明提供一种在xDSL传输系统中实现低频时钟传递的系统,其能够通过在xDSL传输系统中引入FPGA,使得时钟信号锁相模块输出的高频信号能有效地传输至对端,有效的解决了锁相的问题,使其在传输系统中的稳定性和广泛性更强。本发明还提供一种应用系统的方法。

    一种新型线路接口状态监测电路

    公开(公告)号:CN209132360U

    公开(公告)日:2019-07-19

    申请号:CN201821995334.7

    申请日:2018-11-29

    IPC分类号: G01R31/02

    摘要: 本实用新型公开了一种新型线路接口状态监测电路,包括:一信号产生处理模块,其用于产生第一探测信号S1;一D/A转换模块,其与信号产生处理模块通信连接,用于将第一探测信号S1进行模数转换;以及一A/D转换模块,其与D/A转换模块连通,用于将第一探测信号S1再进行数模转换成为第二探测信号S2;其中,第一探测信号S1与第二探测信号S2之间具有阻抗R1,第二探测信号S2与地之间的阻抗为R2,R2还并联设置有一外部被测接口的内阻RL,以在电路连通后比较S1和S2的变化,实现对外部被测接口的状态判断。采用本实用新型的线路接口状态监测电路能监测多种接口的状态,实现对接口各种状态的判断,具有技术简单、功耗低、体积小的优势。

    在xDSL传输系统中实现低频时钟传递的系统

    公开(公告)号:CN205912065U

    公开(公告)日:2017-01-25

    申请号:CN201620942130.1

    申请日:2016-08-25

    IPC分类号: H04L7/00 H04L7/033 H04M3/30

    摘要: 本实用新型公开了一种在xDSL传输系统中实现低频时钟传递的系统,包括:用于在xDSL传输系统中进行数据传输的主端和从端,其二者上均设置有一现场可编程门阵列FPGA芯片;所述FPGA芯片有一端连接时钟信号锁相模块;其中,所述主端、从端的FPGA通过在二者之间构建的一高级数据控制链路HDLC,在xDSL传输系统中实现低频时钟信号的传递。本实用新型提供一种在xDSL传输系统中实现低频时钟传递的系统,其能够通过在xDSL传输系统中引入FPGA,使得时钟信号锁相模块输出的高频信号能有效地传输至对端,有效的解决了锁相的问题,使其在传输系统中的稳定性和广泛性更强。

    高压电子模拟负载用多场效应管并联组件

    公开(公告)号:CN208890630U

    公开(公告)日:2019-05-21

    申请号:CN201821990592.6

    申请日:2018-11-29

    IPC分类号: H02M1/088 H03K17/687

    摘要: 本实用新型公开了一种高压电子模拟负载用多场效应管并联组件,包括:一高压电源;一驱动电路;以及至少两个并联于高压电源之间的场效应管Vn(n≥1);其中,场效应管Vn的漏极与高压电源的高电位端相连,场效应管Vn的源极串联一均流电阻R2n(n≥1)后与高压电源的低电位端相连,场效应管Vn的栅极串联一驱动电阻R2n-1(n≥1)后与驱动电路相连。采用本实用新型的多场效应管并联组件,在进行高压电子模拟负载的情况下,使流过各场效应管的电流处于均流状态,以避免流经各场效应管上的电流过大、过小而被损坏的弊端,保护场效应管的使用安全,延长其使用年限。

    一种基于同步时隙的多业务动态复用设备

    公开(公告)号:CN207442860U

    公开(公告)日:2018-06-01

    申请号:CN201721796296.8

    申请日:2017-12-20

    IPC分类号: H04J3/06 H04J3/16

    摘要: 本实用新型公开了一种基于同步时隙的多业务动态复用设备,包括:主控单元,其与传输信道连通;电路检测单元,其与主控单元通信连接、以实现对多种待传输业务的信号检测;其中,传输信道内划分有多个时隙间隔,以通过主控单元实现对待传输业务在各时隙间隔中的动态调配。采用本实用新型的多业务动态复用设备提高宽带线路利用率、信号传输线路分配灵活高效。

    对RS232接口的接入状态进行检测的装置

    公开(公告)号:CN206133545U

    公开(公告)日:2017-04-26

    申请号:CN201620903196.X

    申请日:2016-08-18

    IPC分类号: G06F11/26 G06F13/42

    摘要: 本实用新型公开了一种对RS232接口的接入状态进行检测的装置,包括:通过线缆连接的两个具有RS232接口的终端设备;其中,处于收端的RS232接口,其接收端连接有一以对其对地电压值进行监测的检测电路,与所述检测电路连接的警示机构或处理机构,根据所述检测电路输出的相应电平状态,进而显示或判断处于收端的RS232接口的线缆的接入状态。本实用新型提供一种对RS232接口的接入状态进行检测的装置,其能够于RS232接口接收器输入部分线缆连接与否时对地电压不同,使用检测电路自动检测线缆是否连接,以利于对RS232连接状态的检测,确保其数据传输过程中的安全性、稳定性。