公开(公告)号：CN1874292A

公开(公告)日：2006-12-06

申请号：CN200610078629.3

申请日：2006-04-28

Applicant: 国家数字交换系统工程技术研究中心

Inventor： 伊鹏 ,  罗敏轩 ,  马祥杰 ,  田康 ,  卜佑军

IPC: H04L12/54

Abstract: 本发明提供一种基于带缓存交叉开关的交换系统，其包括输入端口、交换单元、及输出端口；所述输入端口和输出端口分别通过输入端存储单元和输出端存储单元与该交换单元通过高速串行总线相连接；所述交换单元为带缓存交叉开关通过现场可编程门阵列或特定应用的集成电路实现，其入口和出口的数目分别为输入端口和输出端口数目的两倍。其中，所述输入端存储单元包含两个静态随机存储器或多队列先入先出存储器，其根据输出端口数目设置区分输出端口的缓冲队列。所述输出端存储单元包含两个同步动态随机存储器或多队列先入先出存储器，其设置区分优先级的缓冲队列。所述输入端和输出端都包含两个串并转换模块和两个并串转换模块。本发明通过上述方案可以支持变长信息包的处理，在性能方面无需加速即可模拟采用任意调度算法的输出排队交换系统。

公开(公告)号：CN100425035C

公开(公告)日：2008-10-08

申请号：CN200410070683.4

申请日：2004-07-29

Applicant: 国家数字交换系统工程技术研究中心

Inventor： 汪斌强 ,  张兴明 ,  伊鹏 ,  罗敏轩 ,  胡曦明 ,  郝京宇

IPC: H04L12/56

Abstract: 本发明提供了一种基于变长包的交换系统，该系统包括输入端口，用于输入信息包；目的端口，用于输出信息包；还包括：交换单元，支持多个信息通道，用于通过所述信息通道接收自输入端口输入的信息包或交换单元之间传送的信息包，并交换处理所接收的信息包；所述存储单元，设置于每个输入端口和目的端口，用于在每个输入端口根据目的端口数目设置区分目的端口的缓冲队列；以及根据支持优先级的数目在每个目的端口设置区分优先级的优先级缓冲队列；连接总线，用于实现输入端口、存储单元、交换单元和目的端口之间的连接。本发明能够很好的支持变长信息包的处理，仅需两倍加速即可支持高性能低复杂度的调度算法，在结构上更易于实现组播复制。

公开(公告)号：CN1728682A

公开(公告)日：2006-02-01

申请号：CN200410070683.4

申请日：2004-07-29

Applicant: 国家数字交换系统工程技术研究中心

Inventor： 汪斌强 ,  张兴明 ,  伊鹏 ,  罗敏轩 ,  胡曦明 ,  郝京宇

IPC: H04L12/56

Abstract: 本发明提供了一种基于变长包的交换系统，该系统包括输入端口，用于输入信息包；目的端口，用于输出信息包；还包括：交换单元，支持多个信息通道，用于通过所述信息通道接收自输入端口输入的信息包或交换单元之间传送的信息包，并交换处理所接收的信息包；所述存储单元，设置于每个输入端口和目的端口，用于在每个输入端口根据目的端口数目设置区分目的端口的缓冲队列；以及根据支持优先级的数目在每个目的端口设置区分优先级的优先级缓冲队列；连接总线，用于实现输入端口、存储单元、交换单元和目的端口之间的连接。本发明能够很好的支持变长信息包的处理，仅需两倍加速即可支持高性能低复杂度的调度算法，在结构上更易于实现组播复制。