公开(公告)号：CN117110740A

公开(公告)日：2023-11-24

申请号：CN202310983647.X

申请日：2023-08-04

申请人： 国网山东省电力公司电力科学研究院 ,  清华大学

发明人： 吴锦鹏 ,  王鹏 ,  刘洋 ,  刘佳鹏 ,  朱鸿凡 ,  李立生 ,  陈政宇 ,  于海东 ,  史欢欢 ,  谭佳豪

IPC分类号： G01R31/00

摘要： 本发明公开了一种电力电子器件加速老化测试电路、装置、方法和系统，电路包括三个并联的半桥电路和两个负载电抗，每个半桥电路包括两个串联的电力电子器件，每个电力电子器件反并联二极管，其中一个半桥电路的中点连接两个负载电抗的一端，另外两个半桥电路的中点分别连接所述两个负载电抗的另一端。能够产生多级电流应力，产生di/dt、dv/dt、暂态过电流、过电压、门极驱动耐受等现有加速老化测试中不存在而实际工况中存在的应力，能够解决测试工况与实际工况差异大、应力类型不符的问题，使测试更接近真实工况，提高了测试结果的可信度，适用于多种器件的老化加速测试，便于进行不同应力水平和相同应力水平的测试，测试效率高。