-
公开(公告)号：CN102064827A
公开(公告)日：2011-05-18
申请号：CN201010543522.8
申请日：2010-11-11
CPC classification number: H03L7/26
Abstract: 基于铷振荡器的标准频率与时间调整方法，铷原子振荡器被选为基准频率源后，FPGA对基准频率源进行倍频和分频工作，得到本地产生的秒脉冲信号。FPGA以外部输入的秒脉冲信号作为基准，对本征秒信号进行相差测量运算。测得的相差值被赋值给FPAG内部指定的寄存器，通过数据总线，传送给ARM。ARM计算本征秒信号和外部输入秒信号的相差随时间的变化值，根据差值计算出铷原子振荡器与外部标准频率的频差。ARM计算得到的频差值通过数据总线反馈给FPGA。FPGA依据收到的频差值，对铷原子振荡器进行调频操作，使铷原子振荡器的输出频率溯源同步到上级时间频率基准。本发明有益效果在于能提供高性能、高稳定和高精度的时间信号。
-
公开(公告)号：CN102064827B9
公开(公告)日：2013-04-17
申请号：CN201010543522.8
申请日：2010-11-11
Abstract: 基于铷振荡器的标准频率与时间调整方法，铷原子振荡器被选为基准频率源后，FPGA对基准频率源进行倍频和分频工作，得到本地产生的秒脉冲信号。FPGA以外部输入的秒脉冲信号作为基准，对本征秒信号进行相差测量运算。测得的相差值被赋值给FPAG内部指定的寄存器，通过数据总线，传送给ARM。ARM计算本征秒信号和外部输入秒信号的相差随时间的变化值，根据差值计算出铷原子振荡器与外部标准频率的频差。ARM计算得到的频差值通过数据总线反馈给FPGA。FPGA依据收到的频差值，对铷原子振荡器进行调频操作，使铷原子振荡器的输出频率溯源同步到上级时间频率基准。本发明有益效果在于能提供高性能、高稳定和高精度的时间信号。
-
公开(公告)号：CN102064827B
公开(公告)日：2012-11-21
申请号：CN201010543522.8
申请日：2010-11-11
CPC classification number: H03L7/26
Abstract: 基于铷振荡器的标准频率与时间调整方法，铷原子振荡器被选为基准频率源后，FPGA对基准频率源进行倍频和分频工作，得到本地产生的秒脉冲信号。FPGA以外部输入的秒脉冲信号作为基准，对本征秒信号进行相差测量运算。测得的相差值被赋值给FPAG内部指定的寄存器，通过数据总线，传送给ARM。ARM计算本征秒信号和外部输入秒信号的相差随时间的变化值，根据差值计算出铷原子振荡器与外部标准频率的频差。ARM计算得到的频差值通过数据总线反馈给FPGA。FPGA依据收到的频差值，对铷原子振荡器进行调频操作，使铷原子振荡器的输出频率溯源同步到上级时间频率基准。本发明有益效果在于能提供高性能、高稳定和高精度的时间信号。
-
-
Search Results
3
records
(took 0.027 seconds)
