-
公开(公告)号：CN117539827A
公开(公告)日：2024-02-09
申请号：CN202311557066.6
申请日：2023-11-21
Applicant: 复旦大学
Abstract: 本发明提供了一种支持浮点精度乘加运算的存算一体电路装置，具有这样的特征，包括写入控制驱动模块，用于对写入权重矩阵进行处理得到写入数据；地址解码模块，用于分别将写地址和读地址解码为独热码，分别得到写独热码和读独热码；指数阵列模块，包括指数存储阵列，用于根据写独热码和写入数据进行权重写入，并根据读独热码读取对应的权重指数；尾数和符号阵列模块，包括尾数和符号存储阵列，用于根据写独热码和写入数据进行权重写入，并根据读独热码读取对应的权重尾数；外围数字逻辑模块，用于根据激活指数、激活尾数、权重指数和权重尾数计算得到乘累加结果。总之，本方法能够实现存算一体结构上的完整浮点乘累加计算，并保持较好的精度。
Search Results
1
records
(took 0.011 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
