-
公开(公告)号:CN1770492A
公开(公告)日:2006-05-10
申请号:CN200510120114.0
申请日:2005-11-04
Applicant: 夏普株式会社
Inventor: 山本健作
CPC classification number: H01L33/0079 , H01L2924/0002 , H01L2924/00
Abstract: 一种III-V族化合物半导体发光元件是包含III-V族化合物半导体的发光元件,其特征在于,包含第一层叠体(10)和第二层叠体(20),第一层叠体(10)包含III-V族化合物半导体层叠体(11)、在III-V族化合物半导体层叠体(11)的一个主面侧形成的反射层(108)、第一扩散抑制层(109)、第一金属层(110),第二层叠体(20)包含半导体衬底(201)和第二金属层(205),第一层叠体(10)和第二层叠体(20)由第一金属层(110)和第二金属层(205)接合,通过第一扩散抑制层(109)抑制反射层(108)和第一金属层(110)之间的原子的扩散。由此,可提供一种对芯片面积周围的外部的光取出效率高的III-V族化合物半导体元件及莫制造方法。
-
公开(公告)号:CN100472826C
公开(公告)日:2009-03-25
申请号:CN200510120114.0
申请日:2005-11-04
Applicant: 夏普株式会社
Inventor: 山本健作
CPC classification number: H01L33/0079 , H01L2924/0002 , H01L2924/00
Abstract: 一种III-V族化合物半导体发光元件是包含III-V族化合物半导体的发光元件,其特征在于,包含第一层叠体(10)和第二层叠体(20),第一层叠体(10)包含III-V族化合物半导体层叠体(11)、在III-V族化合物半导体层叠体(11)的一个主面侧形成的反射层(108)、第一扩散抑制层(109)、第一金属层(110),第二层叠体(20)包含半导体衬底(201)和第二金属层(205),第一层叠体(10)和第二层叠体(20)由第一金属层(110)和第二金属层(205)接合,通过第一扩散抑制层(109)抑制反射层(108)和第一金属层(110)之间的原子的扩散。由此,可提供一种对芯片面积周围的外部的光取出效率高的III-V族化合物半导体元件及其制造方法。
-
公开(公告)号:CN1314135C
公开(公告)日:2007-05-02
申请号:CN200410089759.8
申请日:2004-11-05
Applicant: 夏普株式会社
IPC: H01L33/00
CPC classification number: H01L33/20 , H01L33/0095
Abstract: 提供了一种氮化物半导体发光二极管芯片,包括:一透明衬底(101)以及在所述衬底的上表面上形成的一氮化物半导体叠层结构(102-106),所述氮化物半导体叠层结构包括一发光层(104)和多个其他半导体层,所述衬底(101)具有任意结晶主表面并且厚度大于120μm,由此提供从所述芯片提取光的改善的效率。所述芯片的至少一个分割平面相对于和所述衬底的主表面垂直的一平面呈角度,并且所述衬底的下表面的面积比所述氮化物半导体叠层结构的上部区域小,由此进一步改善从所述芯片提取光的效率。
-
公开(公告)号:CN1761077A
公开(公告)日:2006-04-19
申请号:CN200510071643.6
申请日:2005-03-09
Applicant: 夏普株式会社
Inventor: 山本健作
IPC: H01L33/00
CPC classification number: H01L33/0079 , H01L33/405 , H01L33/42
Abstract: 本发明涉及一种III-V族化合物半导体发光器件,该器件包括第一层堆和第二层堆。第一层堆包括含发光层的半导体层堆。用于反射来自发光层的光的多层反射结构和第一金属结合层依次在半导体层堆上形成。第二层堆包括第二金属结合层。第一和第二层堆通过结合第一和第二金属结合层相互结合在一起。多层反射结构在半导体层堆一侧按顺序包括透明导电氧化物层和与其邻接的反射金属层。调节该透明导电氧化物层的厚度以控制发光特性。
-
公开(公告)号:CN1614794A
公开(公告)日:2005-05-11
申请号:CN200410089759.8
申请日:2004-11-05
Applicant: 夏普株式会社
IPC: H01L33/00
CPC classification number: H01L33/20 , H01L33/0095
Abstract: 提供了一种氮化物半导体发光二极管芯片,包括:一透明衬底(101)以及在所述衬底的上表面上形成的一氮化物半导体叠层结构(102-106),所述氮化物半导体叠层结构包括一发光层(104)和多个其他半导体层,所述衬底(101)具有任意结晶主表面并且厚度大于120μm,由此提供从所述芯片提取光的改善的效率。所述芯片的至少一个分割平面相对于和所述衬底的主表面垂直的一平面呈角度,并且所述衬底的下表面的面积比所述氮化物半导体叠层结构的上部区域小,由此进一步改善从所述芯片提取光的效率。
-
-
-
-