-
公开(公告)号：CN111813432A
公开(公告)日：2020-10-23
申请号：CN202010485275.4
申请日：2020-06-01
申请人： 大唐微电子技术有限公司
摘要： 本发明公开了一种现场可编程门阵列FPGA配置升级方法，包括：FPGA加载非易失性存储器FLASH的第一存储区所包含的自动装载逻辑数据；执行所述自动装载逻辑数据，对所述FLASH的第二存储区进行数据擦除后，获取新的应用配置数据；将所述新的应用配置数据写入所述FLASH的第二存储区。本发明还公开了一种现场可编程门阵列FPGA平台。
-
公开(公告)号：CN111737177A
公开(公告)日：2020-10-02
申请号：CN202010419870.8
申请日：2020-05-18
申请人： 大唐微电子技术有限公司
摘要： 本申请实施例公开了一种芯片在BOOT态下通讯接口的识别方法和装置。所述装置包括：输入输出IO接口，作为至少两个通讯接口模块的IO接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；信号识别电路，与所述IO接口相连，用于按照预先获取的通讯协议中信号的特征信息，对所述信号进行识别，得到所述信号所使用的通讯协议；处理器，与所述信号识别电路相连，用于控制所述IO接口与识别得到的通讯协议对应的通讯接口模块进行通讯。
-
公开(公告)号：CN111694776A
公开(公告)日：2020-09-22
申请号：CN202010475021.4
申请日：2020-05-29
申请人： 大唐微电子技术有限公司
IPC分类号： G06F13/22
摘要： 本申请实施例公开了一种芯片中通讯接口的识别方法和装置。所述方法包括：IO接口，作为至少两个通讯接口模块的通讯接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；所述通讯接口模块，用于判断所述IO接口接收的信号是否包括所述通信接口模块所支持的通讯协议的完整的时序的信号，得到判断结果，在判断结果为包括完整的时序的信号时，产生指示信号，对指示信号进行识别，确定IO接口所采用的通讯协议；处理器，与所述通讯接口模块相连，用于控制所述IO接口作为所确定的通讯协议对应的通讯接口模块的通讯接口。
-
公开(公告)号：CN108090384A
公开(公告)日：2018-05-29
申请号：CN201711080018.7
申请日：2017-11-06
申请人： 大唐微电子技术有限公司
IPC分类号： G06F21/87
摘要： 本发明公开了一种金属线检测装置及芯片，包括：随机数产生模块，用于产生随机的逻辑值，并输出至金属线的一端；采样模块，用于采集金属线的另一端输出的逻辑值；金属线检测模块，用于比较采样模块采集到的逻辑值与随机数产生模块产生的逻辑值，并输出比较的结果。通过本发明实施例，由于随机数产生模块产生随机的逻辑值，因此非法用户无法预知金属线传输的逻辑值，这样在金属线断开时非法用户无法控制金属线两端的逻辑值保持一致，从而准确地检测出金属线是否断开，以在金属线断开时擦除关键数据，提高了对关键数据的安全保护。
-
公开(公告)号：CN105718835A
公开(公告)日：2016-06-29
申请号：CN201610024018.4
申请日：2016-01-14
申请人： 大唐微电子技术有限公司 , 大唐半导体设计有限公司
摘要： 本发明公开了一种数字整形电路。本实施例提供的数字整形电路包括：有效下降沿检测装置和低电平恢复装置；有效下降沿检测装置用于根据模拟解调电路输出的解调包络信号和载波时钟对解调包络信号进行整形，对整形后得到的下降沿信号进行伪低电平滤除处理，输出有效下降沿信号，并将有效下降沿信号传输给低电平恢复装置；低电平恢复装置用于根据有效下降沿信号和载波时钟，生成整形包络信号。本发明解决了现有技术中对非接触式IC卡的解码普遍存在解码电路的容错能力较差，以及解码电路防伪低电平的能力较差的问题。
-
公开(公告)号：CN100338589C
公开(公告)日：2007-09-19
申请号：CN200510088815.0
申请日：2005-07-29
申请人： 大唐微电子技术有限公司
摘要： 一种对存储器逻辑分区访问权限进行控制的方法，包括：(1)在存储器中设置存储器访问权限控制区，在其中设置各逻辑分区的访问权限；(2)根据存储器访问权限控制区中的值，对芯片当前工作状态的判断，完成对各个逻辑分区的访问权限控制；(3)当需要修改逻辑分区的访问权限时，在密码校验通过后，可以改写存储器访问权限控制区中的值，从而改变各个逻辑分区的访问权限。发明还提供了一种具有对存储器逻辑分区访问权限进行控制功能的IC卡。
-
公开(公告)号：CN1253829C
公开(公告)日：2006-04-26
申请号：CN200310100411.X
申请日：2003-10-15
申请人： 大唐微电子技术有限公司
IPC分类号： G06K19/07
摘要： 本发明公开一种优化存储器逻辑分区结构的集成电路卡，包括地址计数器、存储器、I/O接口及控制器，所述存储器的逻辑分区中包含一个可写入访问权限控制字的控制区，以及若干由所述控制字的不同控制位分别确定访问权限的用户数据区，所述控制器还包含一个存储器访问方式寄存器，所述控制器根据分区指示信号、操作指示信号以及所述寄存器中相应控制位的值进行逻辑运算，控制对各用户数据区的操作使能信号的产生。本发明IC卡的多个用户数据区由发行商分别进行访问权限的设定，可以适应业务变化对IC卡存储器各数据区权限和容量的不同需求，大大节省了开发时间与成本。
-
公开(公告)号：CN1716221A
公开(公告)日：2006-01-04
申请号：CN200510088815.0
申请日：2005-07-29
申请人： 大唐微电子技术有限公司
摘要： 一种对存储器逻辑分区访问权限进行控制的方法，包括：(1)在存储器中设置存储器访问权限控制区，在其中设置各逻辑分区的访问权限；(2)根据存储器访问权限控制区中的值，对芯片当前工作状态的判断，完成对各个逻辑分区的访问权限控制；(3)当需要修改逻辑分区的访问权限时，在密码校验通过后，可以改写存储器访问权限控制区中的值，从而改变各个逻辑分区的访问权限。本发明还提供了一种具有对存储器逻辑分区访问权限进行控制功能的IC卡。
-
公开(公告)号：CN108090384B
公开(公告)日：2021-08-03
申请号：CN201711080018.7
申请日：2017-11-06
申请人： 大唐微电子技术有限公司
IPC分类号： G06F21/87
摘要： 本发明公开了一种金属线检测装置及芯片，包括：随机数产生模块，用于产生随机的逻辑值，并输出至金属线的一端；采样模块，用于采集金属线的另一端输出的逻辑值；金属线检测模块，用于比较采样模块采集到的逻辑值与随机数产生模块产生的逻辑值，并输出比较的结果。通过本发明实施例，由于随机数产生模块产生随机的逻辑值，因此非法用户无法预知金属线传输的逻辑值，这样在金属线断开时非法用户无法控制金属线两端的逻辑值保持一致，从而准确地检测出金属线是否断开，以在金属线断开时擦除关键数据，提高了对关键数据的安全保护。
-
公开(公告)号：CN107797788B
公开(公告)日：2021-02-12
申请号：CN201711071845.X
申请日：2017-11-03
申请人： 大唐微电子技术有限公司
IPC分类号： G06F7/58
摘要： 本发明公开了一种随机数发生装置、真随机数发生器及系统级芯片，包括：时钟信号生成模块，用于生成频率相同且相位相反的两个低频的时钟信号；时钟信号处理模块，包括检测模块、分频模块和输出模块；检测模块，用于检测生成的两个时钟信号是否异常；分频模块，用于对来自时钟树的时钟信号进行分频，得到频率相同且相位相反的两个时钟信号；输出模块，用于在检测出生成的两个时钟信号未异常时，输出生成的两个时钟信号，在检测出生成的两个时钟信号异常时，输出分频得到的两个时钟信号；还包括：随机数生成模块，用于根据输出模块输出的两个时钟信号生成随机数。从本发明实施例可见，降低了产生的随机数是可预测性的概率。
-
-
-
-
-
-
-
-
-
搜索结果
25 条记录 (耗时 0.036 秒)