一种实现异构协议自协商的方法

    公开(公告)号:CN109729102B

    公开(公告)日:2021-08-27

    申请号:CN201910185701.X

    申请日:2019-03-12

    IPC分类号: H04L29/06

    摘要: 本发明提供了一种实现异构协议自协商的方法,包括自协商编解码层和自协商决策层,其中,自协商决策层包括自协商信息发送模块、自协商信息接收模块以及自协商仲裁模块,自协商信息发送模块用于通告本端接口能力,自协商信息接收模块用于响应对端的通告,自协商仲裁模块用于决策并调整端口工作状态;自协商编解码层用于将自协商决策层发送逻辑0/1信号进行编码为高低电平发送,同时在接收侧对接收到的H/L码型同步和解码,转换为自协商决策层的逻辑0/1信号。本发明能够实现异构协议的自协商,实现了当不同协议不同端口不同速率间的互联互通时,端口工作模式和工作状态的自动切换到最佳工作模式,简化了异构协议组网和维护的复杂度。

    可重构乘加运算装置
    9.
    发明授权

    公开(公告)号:CN108595149B

    公开(公告)日:2021-05-04

    申请号:CN201810409323.4

    申请日:2018-04-28

    IPC分类号: G06F7/57

    摘要: 本发明提供了一种可重构乘加运算装置,包括:算法控制器用于接收子运算所包含的算式元素的标识和元素值所在的第一存储地址,向算式生成器发送第一存储地址和存储乘加算式的乘加结果的第二存储地址;算式生成器用于获取第一存储地址处的元素值,根据基础算式及元素值生成乘加算式,将乘加算式发送给基本算粒组;将乘加结果存储在第二存储地址处,发送第二存储地址给算法控制器;以及,若子运算中的乘加算式全部计算完毕,发送子运算的运算结果给下一个基本处理单元;基本算粒组用于计算接收到的乘加算式,将得到的乘加结果发送给算式生成器,缓解现有技术中存在的硬件电路的使用灵活性低的技术问题,达到了提高硬件电路的使用灵活性的技术效果。