-
公开(公告)号：CN105279070B
公开(公告)日：2018-05-04
申请号：CN201510673548.7
申请日：2015-10-14
申请人： 安徽四创电子股份有限公司 , 国网安徽省电力公司
IPC分类号： G06F11/32
摘要： 本发明涉及一种用于时间同步装置的总线通信方法和装置，所述方法包括：步骤A，主节点单元向从节点单元发送从节点类型查询帧；步骤B，从节点单元发送从节点类型回复帧；步骤C，若主节点单元收到从节点类型回复帧，更新从节点地址列表；否则执行步骤F；步骤D，主节点单元发送从节点状态查询帧，从节点单元向发送从节点状态回复帧；步骤E，若主节点单元收到从节点状态回复帧，更新从节点状态列表；否则执行步骤F；步骤F，如果用户有指令则执行用户的指令，否则执行步骤G；步骤G，对下一个从节点插槽执行上述步骤。主节点单元不断的对所有从节点单元的从节点单元类型和工作状态进行询问，可实时掌握从节点单元在线及工作状态。
-
公开(公告)号：CN105242752B
公开(公告)日：2019-05-14
申请号：CN201510692483.0
申请日：2015-10-20
申请人： 安徽四创电子股份有限公司 , 国网安徽省电力公司
摘要： 本发明涉及一种背板及背板的硬件地址取址方法，所述背板包括若干个插槽，用于连接机箱和可插拔的功能模块，所述所有插槽的第一端均通过第一分压电阻连接第一电压，所述背板上还与若干个插槽对应的设置有若干个插槽电阻，所述每个插槽的第一端通过与其对应的插槽电阻连接第二电压，所述插槽的第一端电压V_ADC作为模数转换器的采样输入电压信号，所述模数转换器通过总线与处理器连接，所述模数转换器的采样基准电压值等于第一电压值和第二电压值的差值，所述第一分压电阻的阻值为固定值，所述若干个插槽电阻的阻值根据所述插槽的数量预先设定。本发明还相应的提供了用于该背板的硬件地址取址方法。本发明非常便于插槽的扩展。
-
公开(公告)号：CN205490576U
公开(公告)日：2016-08-17
申请号：CN201620099682.0
申请日：2016-01-28
申请人： 安徽四创电子股份有限公司 , 国网安徽省电力公司
摘要： 本实用新型属于同步授时的B码授时领域，特别涉及一种IRIG?B直流码编解码装置。本实用新型包括时间接收模块、IRIG?B码输出模块、IRIG?B码接收模块、时间输出模块、编解码模块、以及恒温晶振，所述编解码模块的信号输入端接收分别来自时间接收模块、恒温晶振、IRIG?B码接收模块的TOD时间和秒脉冲、同步频率、IRIG?B直流码，编解码模块的信号输出端输出IRIG?B直流码、TOD时间和秒脉冲分别至IRIG?B码输出模块、时间输出模块的信号输入端。本实用新型不仅实现了IRIG?B直流码的编码、调制分别在ARM微处理器系统MSS、FPGA调制单元中并行进行，解调、解码分别在FPGA解调单元、ARM微处理器系统MSS中并行进行，而且本实用新型还具备设计简单、授时精度高、系统稳定可靠的优点。
-
公开(公告)号：CN205539995U
公开(公告)日：2016-08-31
申请号：CN201620099599.3
申请日：2016-01-28
申请人： 安徽四创电子股份有限公司 , 国网安徽省电力公司
摘要： 本实用新型属于全网时间同步领域，特别涉及一种多模高精度授时系统。本实用新型包括北斗授时单元、GPS授时单元、IRIG?B授时单元、驯服守时单元以及授时算法单元，所述北斗授时单元、GPS授时单元、IRIG?B授时单元均与授时算法单元之间双向通信连接，授时算法单元还与驯服守时单元之间双向通信连接；驯服守时单元包括驯服守时电路，在北斗秒脉冲信号、GPS秒脉冲信号、IRIG?B秒脉冲信号全部丢失的情况下，驯服守时电路进入守时状态，授时算法单元输出守时时间和守时秒脉冲。本实用新型采用北斗卫星时间、GPS卫星时间和IRIG?B码时间作为所述授时系统的外部时钟源，防止了当GPS卫星时间性能不稳定时所带来的困扰，而且本实用新型具有精度高、可靠性好、性能稳定的特点。
-
公开(公告)号：CN105279070A
公开(公告)日：2016-01-27
申请号：CN201510673548.7
申请日：2015-10-14
申请人： 安徽四创电子股份有限公司
IPC分类号： G06F11/32
摘要： 本发明涉及一种用于时间同步装置的总线通信方法和装置，所述方法包括：步骤A，主节点单元向从节点单元发送从节点类型查询帧；步骤B，从节点单元发送从节点类型回复帧；步骤C，若主节点单元收到从节点类型回复帧，更新从节点地址列表；否则执行步骤F；步骤D，主节点单元发送从节点状态查询帧，从节点单元向发送从节点状态回复帧；步骤E，若主节点单元收到从节点状态回复帧，更新从节点状态列表；否则执行步骤F；步骤F，如果用户有指令则执行用户的指令，否则执行步骤G；步骤G，对下一个从节点插槽执行上述步骤。主节点单元不断的对所有从节点单元的从节点单元类型和工作状态进行询问，可实时掌握从节点单元在线及工作状态。
-
公开(公告)号：CN107566071A
公开(公告)日：2018-01-09
申请号：CN201710908578.0
申请日：2016-01-28
申请人： 安徽四创电子股份有限公司
摘要： 本发明属于同步授时的B码授时领域，特别涉及一种IRIG-B直流码编解码装置的编解码方法。本发明包括时间接收模块、IRIG-B码输出模块、IRIG-B码接收模块、时间输出模块、编解码模块、以及恒温晶振，所述编解码模块的信号输入端接收分别来自时间接收模块、恒温晶振、IRIG-B码接收模块的TOD时间和秒脉冲、同步频率、IRIG-B直流码，编解码模块的信号输出端输出IRIG-B直流码、TOD时间和秒脉冲分别至IRIG-B码输出模块、时间输出模块的信号输入端。本发明不仅实现了IRIG-B直流码的编码、调制分别在ARM微处理器系统MSS、FPGA调制单元中并行进行，解调、解码分别在FPGA解调单元、ARM微处理器系统MSS中并行进行，而且本发明还具备设计简单、授时精度高、系统稳定可靠的优点。
-
公开(公告)号：CN105553600B
公开(公告)日：2017-11-07
申请号：CN201610069062.7
申请日：2016-01-28
申请人： 安徽四创电子股份有限公司
摘要： 本发明属于同步授时的B码授时领域，特别涉及一种IRIG‑B直流码编解码装置及其编解码方法。本发明包括时间接收模块、IRIG‑B码输出模块、IRIG‑B码接收模块、时间输出模块、编解码模块、以及恒温晶振，所述编解码模块的信号输入端接收分别来自时间接收模块、恒温晶振、IRIG‑B码接收模块的TOD时间和秒脉冲、同步频率、IRIG‑B直流码，编解码模块的信号输出端输出IRIG‑B直流码、TOD时间和秒脉冲分别至IRIG‑B码输出模块、时间输出模块的信号输入端。本发明不仅实现了IRIG‑B直流码的编码、调制分别在ARM微处理器系统MSS、FPGA调制单元中并行进行，解调、解码分别在FPGA解调单元、ARM微处理器系统MSS中并行进行，而且本发明还具备设计简单、授时精度高、系统稳定可靠的优点。
-
公开(公告)号：CN105549380B
公开(公告)日：2017-10-27
申请号：CN201610069074.X
申请日：2016-01-28
申请人： 安徽四创电子股份有限公司
摘要： 本发明属于全网时间同步领域，特别涉及一种多模高精度授时系统及其授时方法。本发明包括北斗授时单元、GPS授时单元、IRIG‑B授时单元、驯服守时单元以及授时算法单元，所述北斗授时单元、GPS授时单元、IRIG‑B授时单元均与授时算法单元之间双向通信连接，授时算法单元还与驯服守时单元之间双向通信连接；所述驯服守时单元包括驯服守时电路，在北斗秒脉冲信号、GPS秒脉冲信号、IRIG‑B秒脉冲信号全部丢失的情况下，所述驯服守时电路进入守时状态，授时算法单元输出守时时间和守时秒脉冲。本发明采用北斗卫星时间、GPS卫星时间和IRIG‑B码时间作为所述授时系统的外部时钟源，防止了当GPS卫星时间性能不稳定时所带来的困扰，而且本发明具有精度高、可靠性好、性能稳定的特点。
-
公开(公告)号：CN105549380A
公开(公告)日：2016-05-04
申请号：CN201610069074.X
申请日：2016-01-28
申请人： 安徽四创电子股份有限公司
摘要： 本发明属于全网时间同步领域，特别涉及一种多模高精度授时系统及其授时方法。本发明包括北斗授时单元、GPS授时单元、IRIG-B授时单元、驯服守时单元以及授时算法单元，所述北斗授时单元、GPS授时单元、IRIG-B授时单元均与授时算法单元之间双向通信连接，授时算法单元还与驯服守时单元之间双向通信连接；所述驯服守时单元包括驯服守时电路，在北斗秒脉冲信号、GPS秒脉冲信号、IRIG-B秒脉冲信号全部丢失的情况下，所述驯服守时电路进入守时状态，授时算法单元输出守时时间和守时秒脉冲。本发明采用北斗卫星时间、GPS卫星时间和IRIG-B码时间作为所述授时系统的外部时钟源，防止了当GPS卫星时间性能不稳定时所带来的困扰，而且本发明具有精度高、可靠性好、性能稳定的特点。
-
公开(公告)号：CN107566071B
公开(公告)日：2019-04-16
申请号：CN201710908578.0
申请日：2016-01-28
申请人： 安徽四创电子股份有限公司
摘要： 本发明属于同步授时的B码授时领域，特别涉及一种IRIG‑B直流码编解码装置的编解码方法。本发明包括时间接收模块、IRIG‑B码输出模块、IRIG‑B码接收模块、时间输出模块、编解码模块、以及恒温晶振，所述编解码模块的信号输入端接收分别来自时间接收模块、恒温晶振、IRIG‑B码接收模块的TOD时间和秒脉冲、同步频率、IRIG‑B直流码，编解码模块的信号输出端输出IRIG‑B直流码、TOD时间和秒脉冲分别至IRIG‑B码输出模块、时间输出模块的信号输入端。本发明不仅实现了IRIG‑B直流码的编码、调制分别在ARM微处理器系统MSS、FPGA调制单元中并行进行，解调、解码分别在FPGA解调单元、ARM微处理器系统MSS中并行进行，而且本发明还具备设计简单、授时精度高、系统稳定可靠的优点。
-
-
-
-
-
-
-
-
-
搜索结果
58 条记录 (耗时 0.112 秒)
