-
公开(公告)号:CN118983309A
公开(公告)日:2024-11-19
申请号:CN202410220469.X
申请日:2024-02-28
申请人: 富士电机株式会社
发明人: 岸朋哉
IPC分类号: H01L25/07 , H01L23/64 , H01L23/538
摘要: 半导体模块具备:呈列状地排列的多个半导体单元;第一感测端子,其配置于该列的第一边;以及第二感测端子,其配置于该列的第二边。各半导体单元具备上臂电路、下臂电路以及具有第一导电体图案的绝缘基板。第一感测端子经由第一布线路径而与某一个半导体单元的第一半导体芯片的发射极连接,该第一布线路径包括设置于绝缘基板的第一感测用导电体图案。第二感测端子不是经由第一导电体图案、而是经由第二布线路径而与连接有第一感测端子的第一半导体芯片的发射极连接,该第二感测端子包括与第一导电体图案独立地设置于绝缘基板的第二感测用导电体图案。