-
公开(公告)号：CN114153767B
公开(公告)日：2022-04-29
申请号：CN202210123305.6
申请日：2022-02-10
Applicant: 广东省新一代通信与网络创新研究院
IPC: G06F13/28
Abstract: 本公开提供了一种实现处理器DMA设备数据一致性的方法及装置，该方法包括：当DMA设备发起写请求时，将cache中对应的cacheline无效化，将无效化后的cacheline信息发送至预先设置的DMAcache；将保存过的cacheline状态更新为不可写，通知DMA设备可以开始写入，在DMA设备完成写操作后，将DMAcache中对应的cacheline状态更新为可写。本公开通过添加DMA cache，保证DMA设备写入时主存储器与cache的数据的一致性，规避了第二次cacheline无效化的操作，提高了处理器的效率，降低了固件成本，同时降低了开发和调试成本。
-
公开(公告)号：CN114116010A
公开(公告)日：2022-03-01
申请号：CN202210096815.9
申请日：2022-01-27
Applicant: 广东省新一代通信与网络创新研究院
Abstract: 本公开提供了针对循环体的体系结构优化方法及装置，该方法包括：判断当前指令是否为短循环体指令，若是，则将当前指令缓存在短循环体缓存中；对当前指令的PC值进行查表，若表中存在有效的记录相匹配，则确定当前指令为控制循环体的条件分支指令，从表中相应的jump_pc处开始预取后续指令。本公开提供的针对循环体的体系结构优化方法及装置，能够更低功耗且更高效快速地取出短循环体分支指令，降低了流水线中空泡的概率，从而尽可能地避免了流水线因为取指慢而造成的内核性能低的问题；实现了更准确的循环体预测，并且能够快速检测循环体控制用的条件分支指令，减少了流水线冲刷的频率，提高了处理器的性能。
-
公开(公告)号：CN112230995A
公开(公告)日：2021-01-15
申请号：CN202011093577.3
申请日：2020-10-13
Applicant: 广东省新一代通信与网络创新研究院
IPC: G06F9/38
Abstract: 本申请公开了一种指令的生成方法、装置以及电子设备，所述方法应用于编译器，所述编译器与DSP处理系统连接，该方法包括：在接收源代码时，从源代码中确定能向量化的循环体，并对循环体的指令作向量化处理生成SIMD指令；按照超长指令集架构将SIMD指令拼接成执行指令集；向DSP处理系统发送执行指令集，以使DSP处理系统对数据执行测试处理。本申请可以确定能进行并行处理的数据，对数据进行向量化处理并生成多个SIMD指令，将多个SIMD指令拼接成一个可并行处理的超长指令集架构，使得DSP处理系统可以在通过超长指令集架构同时接收多个SIMD指令，并行响应多个SIMD指令，从而可以提高数据处理效率。
-
公开(公告)号：CN111818098B
公开(公告)日：2020-12-11
申请号：CN202010901433.X
申请日：2020-09-01
Applicant: 广东省新一代通信与网络创新研究院
IPC: H04L29/06
Abstract: 本发明公开了一种报文编辑方法、装置及计算机可读存储介质，所述方法包括获取待编辑报文数据及有效字段标志信息；其中，有效字段标志信息用于标识新协议报文中所要包含的各个新报文头字段；根据预设的报文头字段编辑表及有效字段标志信息，确定各新报文头字段在描述符总线的总线位置信息，并根据各新报文头字段的总线位置信息从描述符总线中提取各新报文头字段；根据各新报文头字段构建新协议报文的报文头，并将新协议报文的报文头与待编辑报文数据的报文实体进行组合，生成新协议报文。通过实施本发明的实施例能够实现报文类型的转化构建基于新协议的报文。
-
公开(公告)号：CN114327644B
公开(公告)日：2022-06-03
申请号：CN202210254726.2
申请日：2022-03-16
Applicant: 广东省新一代通信与网络创新研究院
Abstract: 本发明公开了一种处理器预测访存相关性的实现方法，该方法包括：为处理器的流水线中每个物理寄存器条目定义两个用于判断相关性的标志位；在发射流水线的唤醒阶段，根据预置的判断条件判断物理寄存器条目的状态并生成状态信息；将状态信息下发至流水线中的其他工作单元。根据本发明公开的方法能够减少LSU指令在发生访存相关性失败时回滚操作的概率，从而提高处理器的流水线执行效率。
-
Patent Agency Ranking
公开(公告)号：CN114153767A
公开(公告)日：2022-03-08
申请号：CN202210123305.6
申请日：2022-02-10
Applicant: 广东省新一代通信与网络创新研究院
IPC: G06F13/28
Abstract: 本公开提供了一种实现处理器与DMA设备数据一致性的方法及装置，该方法包括：当DMA设备发起写请求时，将cache中对应的cacheline无效化，将无效化后的cacheline信息发送至预先设置的DMAcache；将保存过的cacheline状态更新为不可写，通知DMA设备可以开始写入，在DMA设备完成写操作后，将DMAcache中对应的cacheline状态更新为可写。本公开提供的一种实现处理器与DMA设备数据一致性的方法及装置，通过添加DMA cache，保证DMA设备写入时主存储器与cache的数据的一致性，规避了第二次cacheline无效化的操作，提高了处理器的效率，降低了固件成本，同时降低了开发和调试成本。
-
公开(公告)号：CN114116009A
公开(公告)日：2022-03-01
申请号：CN202210091168.2
申请日：2022-01-26
Applicant: 广东省新一代通信与网络创新研究院
Abstract: 本发明公开了一种超标量处理器的寄存器重命名的方法，该方法包括：将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组；分别对检查组进行相关性检查确定最终的物理源寄存器；根据最终的物理源寄存器确定超标量处理器的寄存器重命名的关键路径。由此能够优化寄存器重命名相关性检查处理电路的关键路径，降低关键路径时延，提高超标量处理器的频率。
-
公开(公告)号：CN113504943A
公开(公告)日：2021-10-15
申请号：CN202111029777.7
申请日：2021-09-03
Applicant: 广东省新一代通信与网络创新研究院
IPC: G06F9/38
Abstract: 本发明公开了用于降低资源使用的混合分支预测装置实现方法及系统，该方法包括：配置全局分支预测器和本地分支预测器均可访问的通用模式历史表，通用模式历史表存储有标志位和预测值；获取待预测输入指令，将待预测输入指令的PC值输入至全局分支预测器和本地分支预测器；全局分支预测器根据通用模式历史表存储的标志位和预测值生成全局分支预测器预测真值，本地分支预测器根据通用模式历史表存储的标志位和预测值生成本地分支预测器的预测真值；根据全局分支预测器的预测真值和本地分支预测器的预测真值确定最终预测值输出。由此，能够通过采用通用的模式历史表，减少模式历史表的使用，从而减少分支预测装置的占用资源，进而降低芯片的面积。
-
公开(公告)号：CN112003649A
公开(公告)日：2020-11-27
申请号：CN202010829687.5
申请日：2020-08-17
Applicant: 广东省新一代通信与网络创新研究院
Abstract: 本发明公开了一种基于表面等离子体激元的广角光接收器，接收器本体，所述接收器本体的顶部开口，所述接收器本体内设有与所述开口连通的接收腔；所述接收腔的腔底设有透射小孔和围绕所述透射小孔分布的若干条第一环状凹槽，若干条所述第一环状凹槽的半径沿所述透射小孔至所述接收腔的腔壁的方向依次增大；所述接收腔的腔壁上布设有若干条第二环状凹槽，若干条所述第二环状凹槽的半径沿所述接收腔的底部至所述开口的方向依次增大。本发明实施例提供的基于表面等离子体激元的广角光接收器，通过设计广角光接收器的亚波长结构并基于不同的中心波长确定各个参数的最优值，增大响应角度和光增益，提高广角性能。
-
公开(公告)号：CN111078627A
公开(公告)日：2020-04-28
申请号：CN201911232257.9
申请日：2019-12-04
Applicant: 广东省新一代通信与网络创新研究院
Abstract: 本发明公开了一种阵列处理器的无冲突访问方法，所述方法包括：采用预设数据存储规则存储矢量集合中的任意矩阵；计算所述内存单元中矩阵中任意向量的地址线；将所述矩阵元素对齐；根据所述地址线，所述处理单元访问所述内存单元，并返回结果至对应的存储单元。采用本发明，可以实现当处理单元与所述内存单元的数量一致时，实现处理单元无冲突访问内存单元。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.029 seconds)
