-
公开(公告)号：CN115599341A
公开(公告)日：2023-01-13
申请号：CN202210742898.4
申请日：2022-06-27
Applicant: 意法半导体股份有限公司(IT) , 意法半导体国际有限公司(NL)
Abstract: 本公开的各实施例涉及二进制乘积累加系统和方法的超低功率和低面积解决方案。使用权重的多个部分副本执行二进制乘积累加操作的数据结构和微控制器架构。目的地寄存器位置、源寄存器位置和权重寄存器位置被接收。使用权重寄存器位置，基于所接收的滤波器索引值将权重位的子集复制所选择的次数。权重的子集的每个副本被并行执行。使用源寄存器位置，基于权重的子集的大小来选择输入位的子集，其中输入位的子集从输入位的先前子集移位一位。对权重的子集的副本中的每个对应位和输入位的所选择的子集中的每个对应位执行XOR操作。在对应目的地子位置中，每个XOR操作的输出彼此聚合并且每个XOR操作的输出与对应目的地子位置的当前值聚合。
Search Results
1
records
(took 0.049 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
