-
公开(公告)号：CN115310400B
公开(公告)日：2023-03-10
申请号：CN202211178922.2
申请日：2022-09-27
申请人： 成都复锦功率半导体技术发展有限公司
IPC分类号： G06F30/392 , G06F30/398 , G06F115/06
摘要： 本发明公开了一种版图拼版设计成效分析方法、芯片及终端，属于芯片版图设计领域，包括：获取各型号芯片尺寸参数、各芯片切割需求参数；计算版图中可获取的各型号芯片数量；计算面积效用参数，结合切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一或多个参数对各版图进行评价，输出最优切割版图。引入面积效用参数对版图设计进行评价，优化了整晶圆芯片颗数与单个拼版方案之间的动态关系，以此提升面积产生的经济效益；根据面积效用参数结合其他参数各版图进行评价，将版图数据流片切割后才能体现出的芯片获得能力、切割成本、与需求匹配度等隐形成本提前显性化，在图形可变环节进行后端方案优化，使整个流片方案更为可控。
-
公开(公告)号：CN115618788B
公开(公告)日：2023-03-07
申请号：CN202211602414.2
申请日：2022-12-14
申请人： 成都复锦功率半导体技术发展有限公司
IPC分类号： G06F30/392 , G06F115/12
摘要： 本发明公开了一种版图设计的全流程优化方法、芯片及终端，属于半导体集成电路制造领域，建立数据库，数据库中存储有芯片尺寸参数、芯片需求量参数、晶圆尺寸参数以及最优值对照表；将基础参数与最优值对照表进行比对，确定至少一最优版图设计框值；根据最优版图设计框值结合最优值对照表中曝光单元次数得到当前项目的曝光单元次数，结合曝光设置参数绘制曝光地图；将芯片排布至曝光地图中各曝光单元框内，输出拼版设计方案。本发明基于数据库能够快速确定最优版图设计框值及对应曝光单元次数，在此基础上进行芯片排版，在保证曝光成本基础上实现了对晶圆面积的有效利用，降低了设计成本，提升了芯片的流片效能。
-
公开(公告)号：CN115392181B
公开(公告)日：2023-02-07
申请号：CN202211331143.1
申请日：2022-10-28
申请人： 成都复锦功率半导体技术发展有限公司
IPC分类号： G06F30/392 , G06F17/18
摘要： 本发明公开了基于外界边框设计的拼版设计方法、芯片及终端，属于半导体集成电路制造技术领域，包括：计算不同外界边框尺寸值下的有效芯片面积利用率，得到多个最优有效芯片面积利用率MaxSAR，根据多个MaxSAR确定对应的最佳外界边框尺寸取值区间，最后将芯片版图数据放入外界边框中，输出流片拼版设计版图。本发明通过有效芯片面积利用率反向选择外界边框，进而使包含外界边框的流片拼版设计版图能够最大程度对晶圆面积进行有效利用，以此最大化降低了设计成本；同时，本发明跳出了目前版图设计仅在曝光面积内以及芯片面积利用率内评估方案性能的小维度，将整体的优化视野拓展到整晶圆层级维度，快速、准确且实用性强。
-
公开(公告)号：CN114742009B
公开(公告)日：2022-09-02
申请号：CN202210659324.0
申请日：2022-06-13
申请人： 成都复锦功率半导体技术发展有限公司
IPC分类号： G06F30/392 , G06F30/3953 , G06F115/12
摘要： 本发明公开了一种功率器件版图设计方法、芯片及终端，包括以下步骤：非顶层金属版图设计：使金属沿第一方向走线，得到占满管芯单元的可利用面积的若干条金属线，依次间隔变换金属线的接线属性，使器件的源端、漏端间隔交错分布，两层及以上非顶层金属中金属走线垂直设置；顶层金属版图设计：使顶层金属中源端区域、漏端区域独立成片，并将焊盘设于顶层金属区域；最后实现金属层的互联，完成版图设计。本发明非顶层金属间采用交叉贯穿设计，使器件拥有更小寄生电阻值；去除叠层设计能够减少金属层设计，节约成本；顶层金属的源端区域、漏端区域成片设计，能够保证金属层间互联的充分性，进一步提升器件的可靠性。
-
公开(公告)号：CN114742009A
公开(公告)日：2022-07-12
申请号：CN202210659324.0
申请日：2022-06-13
申请人： 成都复锦功率半导体技术发展有限公司
IPC分类号： G06F30/392 , G06F30/3953 , G06F115/12
摘要： 本发明公开了一种功率器件版图设计方法、芯片及终端，包括以下步骤：非顶层金属版图设计：使金属沿第一方向走线，得到占满管芯单元的可利用面积的若干条金属线，依次间隔变换金属线的接线属性，使器件的源端、漏端间隔交错分布，两层及以上非顶层金属中金属走线垂直设置；顶层金属版图设计：使顶层金属中源端区域、漏端区域独立成片，并将焊盘设于顶层金属区域；最后实现金属层的互联，完成版图设计。本发明非顶层金属间采用交叉贯穿设计，使器件拥有更小寄生电阻值；去除叠层设计能够减少金属层设计，节约成本；顶层金属的源端区域、漏端区域成片设计，能够保证金属层间互联的充分性，进一步提升器件的可靠性。
-
公开(公告)号：CN114564850A
公开(公告)日：2022-05-31
申请号：CN202210448636.7
申请日：2022-04-24
申请人： 成都复锦功率半导体技术发展有限公司
IPC分类号： G06F30/20 , G06F30/32 , G06F119/08
摘要： 本发明公开了一种电力电子系统电热联合仿真方法、系统及终端，属于电力电子技术领域，包括以下步骤：对功率半导体器件及其功率回路进行电气仿真，并同时对功率半导体器件进行结温热仿真；采集电气仿真过程中的实时电气参数；暂停处于稳态的电气仿真直至电气仿真稳态被改变；根据实时电气参数，结合电气仿真过程中功率半导体器件的实时损耗进行结温计算。本发明通过动态控制电气仿真状态，进而降低仿真过程中的计算量，达到加速仿真收敛速度的目的。同时，本发明在原理设计阶段实现了热电联合仿真，能够大大提高电力电子系统研发效率，有效避免电气参数设计和功率器件选型不匹配导致的产品开发延误。
-
公开(公告)号：CN116384317A
公开(公告)日：2023-07-04
申请号：CN202310363582.9
申请日：2023-04-06
申请人： 成都复锦功率半导体技术发展有限公司
IPC分类号： G06F30/392 , H01L27/02
摘要： 本发明公开了一种提升面积利用率的版图设计方法、系统、芯片及终端，属于半导体集成电路制造领域，利用模糊边界法调整初始拼版方案，得到更新拼版方案；和/或，对初始拼版方案或更新拼版方案中芯片矩阵单元进行随机拼接，并比较各拼版方案的面积利用率，确定最终拼版方案。本发明利用模糊边界法在边框内空白处(X方向)插入满足尺寸要求的芯片，对晶圆空白位置进行了二次利用，提升了晶圆面积利用率；同时，利用随机拼接的方式将多个芯片矩阵单元进行随机拼接，并选择面积利用率最高的拼版设计作为最终拼版方案，以此保证流片性能。
-
公开(公告)号：CN115618788A
公开(公告)日：2023-01-17
申请号：CN202211602414.2
申请日：2022-12-14
申请人： 成都复锦功率半导体技术发展有限公司
IPC分类号： G06F30/392 , G06F115/12
摘要： 本发明公开了一种版图设计的全流程优化方法、芯片及终端，属于半导体集成电路制造领域，建立数据库，数据库中存储有芯片尺寸参数、芯片需求量参数、晶圆尺寸参数以及最优值对照表；将基础参数与最优值对照表进行比对，确定至少一最优版图设计框值；根据最优版图设计框值结合最优值对照表中曝光单元次数得到当前项目的曝光单元次数，结合曝光设置参数绘制曝光地图；将芯片排布至曝光地图中各曝光单元框内，输出拼版设计方案。本发明基于数据库能够快速确定最优版图设计框值及对应曝光单元次数，在此基础上进行芯片排版，在保证曝光成本基础上实现了对晶圆面积的有效利用，降低了设计成本，提升了芯片的流片效能。
-
公开(公告)号：CN114564850B
公开(公告)日：2022-08-02
申请号：CN202210448636.7
申请日：2022-04-24
申请人： 成都复锦功率半导体技术发展有限公司
IPC分类号： G06F30/20 , G06F30/32 , G06F119/08
摘要： 本发明公开了一种电力电子系统电热联合仿真方法、系统及终端，属于电力电子技术领域，包括以下步骤：对功率半导体器件及其功率回路进行电气仿真，并同时对功率半导体器件进行结温热仿真；采集电气仿真过程中的实时电气参数；暂停处于稳态的电气仿真直至电气仿真稳态被改变；根据实时电气参数，结合电气仿真过程中功率半导体器件的实时损耗进行结温计算。本发明通过动态控制电气仿真状态，进而降低仿真过程中的计算量，达到加速仿真收敛速度的目的。同时，本发明在原理设计阶段实现了热电联合仿真，能够大大提高电力电子系统研发效率，有效避免电气参数设计和功率器件选型不匹配导致的产品开发延误。
-
公开(公告)号：CN115392181A
公开(公告)日：2022-11-25
申请号：CN202211331143.1
申请日：2022-10-28
申请人： 成都复锦功率半导体技术发展有限公司
IPC分类号： G06F30/392 , G06F17/18
摘要： 本发明公开了基于外界边框设计的拼版设计方法、芯片及终端，属于半导体集成电路制造技术领域，包括：计算不同外界边框尺寸值下的有效芯片面积利用率，得到多个最优有效芯片面积利用率MaxSAR，根据多个MaxSAR确定对应的最佳外界边框尺寸取值区间，最后将芯片版图数据放入外界边框中，输出流片拼版设计版图。本发明通过有效芯片面积利用率反向选择外界边框，进而使包含外界边框的流片拼版设计版图能够最大程度对晶圆面积进行有效利用，以此最大化降低了设计成本；同时，本发明跳出了目前版图设计仅在曝光面积内以及芯片面积利用率内评估方案性能的小维度，将整体的优化视野拓展到整晶圆层级维度，快速、准确且实用性强。
-
-
-
-
-
-
-
-
-
搜索结果
19 条记录 (耗时 0.256 秒)