-
公开(公告)号：CN116680220B
公开(公告)日：2023-11-28
申请号：CN202310662181.3
申请日：2023-06-06
申请人： 成都立思方信息技术有限公司
摘要： 本发明公开了一种信号收发机及信号收发系统，涉及信号收发技术领域。所述信号收发机包括有高速接口转换电路和信号收发功能电路，其中，高速接口转换电路包括有上行雷电接口、下行雷电接口、雷电控制器和第一总线式连接器，上行雷电接口用于连接信号处理计算机或级联的前一个信号收发机，下行雷电接口用于连接级联的后一个信号收发机，信号收发功能电路包括有第二总线式连接器、通信互联模块和信号收发功能前端模块，并通过对它们的连接关系设计，可以将传统总线式仪器系统的集中式机箱背板数据传输总线改进为级联的各个信号收发机的高速接口转换电路，使包含该电路的信号收发机能够同时满足超轻便、高性能、低成本、多功能和可扩展等特性。
-
公开(公告)号：CN116680221A
公开(公告)日：2023-09-01
申请号：CN202310666462.6
申请日：2023-06-06
申请人： 成都立思方信息技术有限公司
摘要： 本发明公开了一种分布式高速信号收发处理系统，包括前端信号收发器、高速总线适配器以及后端信号处理机，高速总线适配器包括主雷电接口以及级联雷电接口，前端信号收发器通过PCIE线缆通信连接高速总线适配器，高速总线适配器通过主雷电接口通信连接后端信号处理机，高速总线适配器通过级联雷电接口通信连接扩展高速总线适配器，扩展高速总线适配器通过内部的级联雷电接口通信连接下一扩展高速总线适配器，且扩展高速总线适配器设置有扩展PCIE线缆接口；由此，本发明在物理上可实现远程分布式连接，同时，系统的尺寸小巧、算力强大、成本低廉，具有可热插拔、可灵活组合、可远程连接以及可分布式拓展的优点，适用于大规模应用与推广。
-
公开(公告)号：CN116680221B
公开(公告)日：2024-03-26
申请号：CN202310666462.6
申请日：2023-06-06
申请人： 成都立思方信息技术有限公司
摘要： 本发明公开了一种分布式高速信号收发处理系统，包括前端信号收发器、高速总线适配器以及后端信号处理机，高速总线适配器包括主雷电接口以及级联雷电接口，前端信号收发器通过PCIE线缆通信连接高速总线适配器，高速总线适配器通过主雷电接口通信连接后端信号处理机，高速总线适配器通过级联雷电接口通信连接扩展高速总线适配器，扩展高速总线适配器通过内部的级联雷电接口通信连接下一扩展高速总线适配器，且扩展高速总线适配器设置有扩展PCIE线缆接口；由此，本发明在物理上可实现远程分布式连接，同时，系统的尺寸小巧、算力强大、成本低廉，具有可热插拔、可灵活组合、可远程连接以及可分布式拓展的优点，适用于大规模应用与推广。
-
公开(公告)号：CN117251717A
公开(公告)日：2023-12-19
申请号：CN202311534214.2
申请日：2023-11-17
申请人： 成都立思方信息技术有限公司
IPC分类号： G06F18/213 , G06F17/14 , H03H17/00
摘要： 本申请公开了一种多个不同信号同步信道化提取方法、装置、设备及介质，涉及信号处理技术领域。所述方法是在初始化获取各个信号的FFT变换结果对应点索引范围、频域抗混叠滤波器参数值、抗混叠修正初相值、抗混叠修正相位步进值、结果偏移值和FIR低通滤波器参数值后，先从原始时域采样数据中抽取待处理的采样信号帧，然后针对该采样信号帧及各个信号，应用前述初始化结果依次进行一系列相应处理，最终得到各个信号的信道化提取结果，由此可以实现同时对多个具有不同中心频点及带宽的信号进行频域信道化处理的目的，并大大降低运算复杂度，便于大规模并行实现，特别适用于结合GPU进行信道化提取使用，便于实际应用和推广。
-
公开(公告)号：CN116383107A
公开(公告)日：2023-07-04
申请号：CN202310658534.2
申请日：2023-06-06
申请人： 成都立思方信息技术有限公司
IPC分类号： G06F13/362
摘要： 本申请公开了一种可灵活扩展的信号收发系统，涉及信号收发技术领域。所述系统包括有信号处理主机和信号收发机，信号处理主机包括有主控处理模块和第一FPGA模块，第一FPGA模块通过多个基于MGT的接口IP单元一一对应地连接多个第一高速数据传输接口，信号收发机包括有信号收发功能前端模块和第二FPGA模块，第二FPGA模块通过至少两个基于MGT的接口IP单元一一对应地连接至少两个第二高速数据传输接口，信号收发机的数目有若干个并可通过接口连接关系搭建得到呈星型拓扑结构、菊花链拓扑结构、对接拓扑结构或它们的任意组合结构的信号收发系统，如此可使整个系统能够同时满足可扩展灵活、实时高速数传和实时计算处理等特性。
-
公开(公告)号：CN116737624B
公开(公告)日：2024-03-12
申请号：CN202310669039.1
申请日：2023-06-06
申请人： 成都立思方信息技术有限公司
摘要： 本发明公开了一种高性能数据存取装置，本发明以PCIe总线接口或基于PCIe的仪器扩展总线接口来作为高性能数据存取装置的管理控制接口，并以一套基于FPGA的高速数据传输接口作为高性能数据存取装置与其他I/O模块之间，或多个级联或并联的高性能数据存取装置之间的高速数据传输通道，基于此，能够在兼顾模块的易用性、兼容性的同时，加强模块的数据传输能力、数据存取能力，以及与其他I/O模块的拓展配合能力，基于此，则可使得本发明在无需CPU介入调度的同时，具有高速数据存取、PCIe总线系统支持、可模块化扩展以及拓扑连接可变的特性，适应于在高速数据存取领域的大规模应用与推广。
-
公开(公告)号：CN117097432B
公开(公告)日：2024-01-02
申请号：CN202311349284.0
申请日：2023-10-18
申请人： 成都立思方信息技术有限公司
IPC分类号： H04L7/00
摘要： 本发明公开了一种分布式高速信号收发系统的时钟同步方法、装置及介质，本发明在进行时钟同步时，将本地端发送到远端的同步信号再环回到本地端进行比对，通过信号对比来实现延迟补偿，可在整个系统中形成一个分布式工作的锁相环路，基于此，不仅可将同步所需的参考时钟信号与秒脉冲信号从本地端复制到远端，而且还可保证两端所使用时钟同步信号的相位和频率的一致性；如此，可保障系统中各节点进行数据采集的同步性；由此，本发明无需传统方式来实现时钟同步，避免了传统方法所存在的容易造成信号质量下降、精度下降以及易受GPS信号影响的问题，同时，也无需增加额外的功分器、延迟线、GPS天线以及其他硬件，从而可降低整个系统
-
公开(公告)号：CN117155530A
公开(公告)日：2023-12-01
申请号：CN202311210297.X
申请日：2023-09-19
申请人： 成都立思方信息技术有限公司
摘要： 本发明公开了一种级联触发系统的触发同步精度提升方法，涉及信号触发技术领域。所述级联触发系统包括有时钟信号已同步对齐且依次级联的主节点设备和多个从节点设备，所述方法是由所述主节点设备通过发送测试触发脉冲信号并回传另一个测试触发脉冲信号的方式对各个从节点设备进行一次主从触发信号级联传输时延的测量，然后基于测量结果为所述主节点设备及所述从节点设备分配对应的触发生效等待时长，如此可确保所述主节点设备和所述多个从节点设备在软触发/立刻触发模式下基于时延测量结果约定同时执行触发动作，进而可以解决现有基于级联式便携结构的脉冲触发系统所存在触发同步精度不高的问题，实现对级联触发系统的高精度同步触发的目的。
-
公开(公告)号：CN116955258B
公开(公告)日：2023-11-28
申请号：CN202311205884.X
申请日：2023-09-19
申请人： 成都立思方信息技术有限公司
摘要： 本申请公开了一种可灵活连接的触发连接器、信号采集控制设备及系统，涉及信号触发技术领域。所述触发连接器包括有触发接口电路和上下行级联触发接口电路，其中，触发接口电路用于连接同设备FPGA模块的且提供DIO通道的第一接口IP单元以及连接外部触发信号分发设备，上/下行级联触发接口电路用于连接所述同设备FPGA模块的且也提供DIO通道的第二接口IP单元以及连接位于上/下行外部设备，如此可实现触发信号级联上行/下行传递和/或同时传送同步精度更高的星形触发信号的目的，使所属设备同时满足外形轻巧便携、设备扩展性好、定时触发能力强和同步精度高等特性。
-
公开(公告)号：CN117097432A
公开(公告)日：2023-11-21
申请号：CN202311349284.0
申请日：2023-10-18
申请人： 成都立思方信息技术有限公司
IPC分类号： H04J3/06
摘要： 本发明公开了一种分布式高速信号收发系统的时钟同步方法、装置及介质，本发明在进行时钟同步时，将本地端发送到远端的同步信号再环回到本地端进行比对，通过信号对比来实现延迟补偿，可在整个系统中形成一个分布式工作的锁相环路，基于此，不仅可将同步所需的参考时钟信号与秒脉冲信号从本地端复制到远端，而且还可保证两端所使用时钟同步信号的相位和频率的一致性；如此，可保障系统中各节点进行数据采集的同步性；由此，本发明无需传统方式来实现时钟同步，避免了传统方法所存在的容易造成信号质量下降、精度下降以及易受GPS信号影响的问题，同时，也无需增加额外的功分器、延迟线、GPS天线以及其他硬件，从而可降低整个系统的设计复杂度和成本。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.051 秒)