一种降低电磁干扰的装置
    1.
    发明公开

    公开(公告)号:CN109300866A

    公开(公告)日:2019-02-01

    申请号:CN201811388101.5

    申请日:2018-11-21

    Abstract: 本发明一种降低电磁干扰的装置,包括具有上表面并具有接地平面的载片台;跨越至少部分载片台的信号线;以及屏蔽键合线阵列,屏蔽键合线阵列包括多道键合线,至少部分键合线端部耦接于载片台的接地平面并位于信号线的一侧,另有至少部分键合线端部耦接于载片台的接地平面并位于信号线的另一侧;耦接于载片台的接地平面并位于信号线的一侧的端部与耦接于载片台的接地平面并位于信号线的另一侧的端部通过屏蔽键合线阵列的至少部分键合线连接屏蔽键合线阵列跨越信号线的至少一部分。本发明提供具备屏蔽阵列结构的降低电磁干扰的装置,提高芯片封装整体的电磁兼容性能指标。具有与现有工艺兼容,制作成本低且易实现;适用性广,可灵活应用于各种键合线封装。

    一种降低电磁干扰的装置

    公开(公告)号:CN109300866B

    公开(公告)日:2024-06-04

    申请号:CN201811388101.5

    申请日:2018-11-21

    Abstract: 本发明一种降低电磁干扰的装置,包括具有上表面并具有接地平面的载片台;跨越至少部分载片台的信号线;以及屏蔽键合线阵列,屏蔽键合线阵列包括多道键合线,至少部分键合线端部耦接于载片台的接地平面并位于信号线的一侧,另有至少部分键合线端部耦接于载片台的接地平面并位于信号线的另一侧;耦接于载片台的接地平面并位于信号线的一侧的端部与耦接于载片台的接地平面并位于信号线的另一侧的端部通过屏蔽键合线阵列的至少部分键合线连接屏蔽键合线阵列跨越信号线的至少一部分。本发明提供具备屏蔽阵列结构的降低电磁干扰的装置,提高芯片封装整体的电磁兼容性能指标。具有与现有工艺兼容,制作成本低且易实现;适用性广,可灵活应用于各种键合线封装。

    一种降低电磁干扰的装置

    公开(公告)号:CN209016044U

    公开(公告)日:2019-06-21

    申请号:CN201821916621.4

    申请日:2018-11-21

    Abstract: 本实用新型一种降低电磁干扰的装置,包括具有上表面并具有接地平面的载片台;跨越至少部分载片台的信号线;以及屏蔽键合线阵列,屏蔽键合线阵列包括多道键合线,至少部分键合线端部耦接于载片台的接地平面并位于信号线的一侧,另有至少部分键合线端部耦接于载片台的接地平面并位于信号线的另一侧;耦接于载片台的接地平面并位于信号线的一侧的端部与耦接于载片台的接地平面并位于信号线的另一侧的端部通过屏蔽键合线阵列的至少部分键合线连接屏蔽键合线阵列跨越信号线的至少一部分。本实用新型提供具备屏蔽阵列结构的降低电磁干扰的装置,提高芯片封装整体的电磁兼容性能指标。具有与现有工艺兼容,制作成本低且易实现;适用性广,可灵活应用于各种键合线封装。(ESM)同样的发明创造已同日申请发明专利

Patent Agency Ranking