公开(公告)号：CN114902333A

公开(公告)日：2022-08-12

申请号：CN202080087839.7

申请日：2020-12-03

申请人： 拉姆伯斯公司

发明人： L·戈帕拉克里什南 ,  T·沃吉尔桑 ,  J·E·林斯塔特

IPC分类号： G11C11/406 ,  G06F12/00 ,  G06F13/14

摘要： 一种存储器控制器将关于哪些存储器组件段没有被刷新的信息与关于哪些行接下来将被刷新的信息组合，以确定对于当前刷新命令将被刷新的总行数。基于该总行数，存储器控制器选择在刷新命令之后等待多长时间然后再发出下一后续命令。当掩蔽段和刷新方案的组合导致少于通常响应于单个刷新命令而被刷新的“标称”行数时，在发出下一命令(例如，非刷新命令)之前的等待时段可以从“标称”最小时间段减少，从而允许更早地发出下一命令。

公开(公告)号：CN114303193A

公开(公告)日：2022-04-08

申请号：CN202080059439.5

申请日：2020-08-13

申请人： 拉姆伯斯公司

发明人： J·E·林斯塔特 ,  L·戈帕拉克里什南 ,  T·沃吉尔桑

IPC分类号： G11C7/22 ,  G11C7/10 ,  G06F12/08 ,  G06F12/02 ,  G06F12/06

摘要： 存储器设备的存储体以组的形式被布置和操作，并且组进一步被布置和操作为这些组的集群。可以在第一时间间隔发出对不同存储体组集群内的存储体的连续访问。对相同集群内的不同存储体组内的存储体的连续访问可以不快于第二时间间隔发出。并且，对相同存储体组内的存储体的连续访问可以不快于第三时间间隔发出。存储器设备的存储体可以同时打开多行。可以同时打开的行由已经打开的行来确定。这些存储体也按照具有三个不同的最小时间间隔的组被布置和操作。

公开(公告)号：CN115335908A

公开(公告)日：2022-11-11

申请号：CN202180024113.3

申请日：2021-03-23

申请人： 拉姆伯斯公司

发明人： T·沃吉尔桑 ,  S·C·伍 ,  L·戈帕拉克里什南

IPC分类号： G11C5/06

摘要： 神经网络加速器裸片堆叠在高带宽存储器上并且与该高带宽存储器集成，使得该堆叠表现为单个三维(3‑D)集成电路。加速器裸片包括高带宽存储器(HBM)接口，该HBM接口允许主机处理器存储训练数据并且从存储器中检索推理模型和输出数据。加速器裸片附加地包括加速器瓦片，该加速器瓦片具有与底层存储体堆叠的直接的裸片间存储器接口。因此，3‑D IC支持针对外部访问而优化的HBM存储器通道以及针对训练和推理而优化的特定于加速器的存储器通道。