公开(公告)号：CN103905046A

公开(公告)日：2014-07-02

申请号：CN201310501026.X

申请日：2013-10-22

申请人： 新乡学院

发明人： 贾蒙 ,  陈波 ,  张烨 ,  姚鹏 ,  左艳君

IPC分类号： H03M1/12 ,  H03M1/10

摘要： 本发明为一种9级十位流水线ADC电路，在模块电路的设计中，为了避免普通CMOS开关导通电阻变化引入的非线性，首先，ADC整体结构上，使用9级流水线单元，每级采用相同的1.5位结构，使得电路更加模块化。使用数字校正技术放宽子模数转换器SubADC设计要求，降低非理想因素的影响。其次，对模块电路进行优化设计以减小ADC误差。使用单电容采样保持电路和栅压自举开关，提高采样线性度和精度；采用运放失调消除的开关电容MDAC电路结构，提高余量产生放大精度；数字校正使用全加器电路实现，结构简单。

公开(公告)号：CN103905046B

公开(公告)日：2018-03-30

申请号：CN201310501026.X

申请日：2013-10-22

申请人： 新乡学院

发明人： 贾蒙 ,  陈波 ,  张烨 ,  姚鹏 ,  左艳君

IPC分类号： H03M1/12 ,  H03M1/10

摘要： 本发明为一种9级十位流水线ADC电路，在模块电路的设计中，为了避免普通CMOS开关导通电阻变化引入的非线性，首先，ADC整体结构上，使用9级流水线单元，每级采用相同的1.5位结构，使得电路更加模块化。使用数字校正技术放宽子模数转换器SubADC设计要求，降低非理想因素的影响。其次，对模块电路进行优化设计以减小ADC误差。使用单电容采样保持电路和栅压自举开关，提高采样线性度和精度；采用运放失调消除的开关电容MDAC电路结构，提高余量产生放大精度；数字校正使用全加器电路实现，结构简单。