用于flash型可编程逻辑器件的数据读写控制电路

    公开(公告)号:CN113436661B

    公开(公告)日:2023-10-27

    申请号:CN202110763690.6

    申请日:2021-07-06

    发明人: 何小飞 曹正州

    IPC分类号: G11C7/10 G11C16/10

    摘要: 本发明公开了一种用于flash型可编程逻辑器件的数据读写控制电路,涉及可编程逻辑器件领域,该数据读写控制电路在进行数据写入时,数据选择模块选通配置数据通道将配置数据写入数据锁存模块中进行锁存,再通过数据驱动模块输出相应的配置数据,数据读写控制电路在进行数据回写时,通过回读控制模块将数据驱动模块的输出端的配置数据传输到数据修调模块进行数据修调得到修调后配置数据,数据选择模块选通回写数据通道将修调后配置数据写入数据锁存模块中进行锁存,再通过数据驱动模块输出,该数据读写控制电路能够实现稳定的数据配置和数据回写,不占用额外的寄存器单元,实现灵活,适用于大规模可编程器件。

    一种FPGA的具有自测试可调功能的分布式电源网络

    公开(公告)号:CN112558669B

    公开(公告)日:2022-05-31

    申请号:CN202011438832.3

    申请日:2020-12-10

    IPC分类号: G05F1/56

    摘要: 本发明公开了一种FPGA的具有自测试可调功能的分布式电源网络,涉及FPGA技术领域,该分布式电源网络包括若干个独立的电源区域块,带隙基准模块连接各个电源区域块中的低压差线性稳压器提供参考电压,每个电源区域块中的低压差线性稳压器分别通过驱动阵列输出供电,同时各个低压差线性稳压器的电压通过测试电路引出到外部进行测试并通过微调信号产生电路进行相应的调整,分布式的供电设计有效降低单个低压差线性稳压器的电流负载,保证电源网络的稳定性,内置的测试电路和微调信号产生电路可以减小不同电源区域块之间工艺及负载造成的电压误差,解决了芯片制造工艺不断缩小和芯片规模不断增大导致的设计瓶颈,提高了芯片的可靠性和可扩展性。

    用于可编程逻辑器件的配置存储器的数据中继结构

    公开(公告)号:CN111489774B

    公开(公告)日:2022-02-18

    申请号:CN202010274304.2

    申请日:2020-04-09

    IPC分类号: G11C7/10 G11C7/22

    摘要: 本发明公开了一种用于可编程逻辑器件的配置存储器的数据中继结构,涉及可编程逻辑器件技术领域,该数据中继结构包括若干个分布式数据中继模块的级联,每个数据中继模块以预充电读写模块、回读模块和带使能端的预充电屏蔽模块为核心构成,不占用额外的寄存器单元,实现灵活,可以实现存储器清零、配置数据写入和配置数据回读三个功能,且在配置数据写入过程去除了预充电阶段,无需将RBL和RBLN充电至高电平,因此减少了RBL电压损失、减少了编程的功耗,非常适用于超大规模可编程器件的配置。

    一种FPGA的具有自测试可调功能的分布式电源网络

    公开(公告)号:CN112558669A

    公开(公告)日:2021-03-26

    申请号:CN202011438832.3

    申请日:2020-12-10

    IPC分类号: G05F1/56

    摘要: 本发明公开了一种FPGA的具有自测试可调功能的分布式电源网络,涉及FPGA技术领域,该分布式电源网络包括若干个独立的电源区域块,带隙基准模块连接各个电源区域块中的低压差线性稳压器提供参考电压,每个电源区域块中的低压差线性稳压器分别通过驱动阵列输出供电,同时各个低压差线性稳压器的电压通过测试电路引出到外部进行测试并通过微调信号产生电路进行相应的调整,分布式的供电设计有效降低单个低压差线性稳压器的电流负载,保证电源网络的稳定性,内置的测试电路和微调信号产生电路可以减小不同电源区域块之间工艺及负载造成的电压误差,解决了芯片制造工艺不断缩小和芯片规模不断增大导致的设计瓶颈,提高了芯片的可靠性和可扩展性。

    用于flash型可编程逻辑器件的数据读写控制电路

    公开(公告)号:CN113436661A

    公开(公告)日:2021-09-24

    申请号:CN202110763690.6

    申请日:2021-07-06

    发明人: 何小飞 曹正州

    IPC分类号: G11C7/10 G11C16/10

    摘要: 本发明公开了一种用于flash型可编程逻辑器件的数据读写控制电路,涉及可编程逻辑器件领域,该数据读写控制电路在进行数据写入时,数据选择模块选通配置数据通道将配置数据写入数据锁存模块中进行锁存,再通过数据驱动模块输出相应的配置数据,数据读写控制电路在进行数据回写时,通过回读控制模块将输出控制模块的输出端的配置数据传输到数据修调模块进行数据修调得到修调后配置数据,数据选择模块选通回写数据通道将修调后配置数据写入数据锁存模块中进行锁存,再通过数据驱动模块输出,该数据读写控制电路能够实现稳定的数据配置和数据回写,不占用额外的寄存器单元,实现灵活,适用于大规模可编程器件。

    用于可编程逻辑器件配置存储器的数据中继结构

    公开(公告)号:CN106297862A

    公开(公告)日:2017-01-04

    申请号:CN201610626359.9

    申请日:2016-08-01

    IPC分类号: G11C7/10 G11C7/22

    摘要: 本发明涉及一种用于可编程逻辑器件的配置存储器结构中的数据中继结构,该结构包含多个分布式数据中继模块级联。每级数据中继模块包含存储器清零、数据写入和数据读取三个功能,每级数据中继模块都包含预充电读写模块和锁存模块。数据写入时,数据端WBL/WBLN写入前一级的数据中继模块,再驱动输出端RBL/RBLN与后一级数据中继模块输入相连,数据读取时,后一级的数据中继模块的输出WBL/WBLN与前一级数据中继模块输入RBL/RBLN相连。本发明的优点:这种结构具备可编程逻辑器件数据清零、配置数据写入和配置数据读取功能,适用于大规模可编程逻辑器件快速稳定的配置。

    用于可编程逻辑器件配置存储器的数据中继结构

    公开(公告)号:CN106297862B

    公开(公告)日:2018-09-11

    申请号:CN201610626359.9

    申请日:2016-08-01

    IPC分类号: G11C7/10 G11C7/22

    摘要: 本发明涉及一种用于可编程逻辑器件的配置存储器结构中的数据中继结构,该结构包含多个分布式数据中继模块级联。每级数据中继模块包含存储器清零、数据写入和数据读取三个功能,每级数据中继模块都包含预充电读写模块和锁存模块。数据写入时,数据端WBL/WBLN写入前一级的数据中继模块,再驱动输出端RBL/RBLN与后一级数据中继模块输入相连,数据读取时,后一级的数据中继模块的输出WBL/WBLN与前一级数据中继模块输入RBL/RBLN相连。本发明的优点:这种结构具备可编程逻辑器件数据清零、配置数据写入和配置数据读取功能,适用于大规模可编程逻辑器件快速稳定的配置。

    利用配置移位链实现多码流功能的FPGA

    公开(公告)号:CN113656344B

    公开(公告)日:2023-08-15

    申请号:CN202110953834.4

    申请日:2021-08-19

    IPC分类号: G06F15/78 G06F30/34

    摘要: 本发明公开了一种利用配置移位链实现多码流功能的FPGA,涉及FPGA技术领域,该FPGA通过调整多码流配置移位链的电路结构,并结合码流控制电路对多码流配置移位链的控制逻辑,使得多码流存储配置位可以锁存多路配置码流,并根据需要通过各个多码流存储配置位由配置输出端输出锁存的其中一路配置码流给可配置模块,使可配置模块实现与多码流配置移位链输出的配置码流对应的逻辑功能,通过切换输出不同的配置码流,就能在无需重新从片外下载码流的基础上,使FPGA多次高速切换实现不同的逻辑功能。

    高可靠性的宽调谐压控振荡器

    公开(公告)号:CN118740115A

    公开(公告)日:2024-10-01

    申请号:CN202411207092.0

    申请日:2024-08-30

    IPC分类号: H03K3/03 H03K3/011

    摘要: 本发明涉及一种高可靠性的宽调谐压控振荡器。其包括:压控振荡主环路,接收压控电压VCTRL,并在压控电压VCTRL下生成压控时钟信号;压控振荡辅环路,与压控振荡主环路适配电连接,并对压控电压VCTRL进行采样,以基于所采样的压控电压VCTRL生成辅环路反馈信号,且将所生成的辅环路反馈信号加载到压控振荡主环路,其中,当压控电压VCTRL超出所述压控振荡器的安全电压时,基于辅环路反馈信号增大所连接压控振荡主环路的压控增益,以使得压控振荡主环路生成压控增强时钟信号,所述压控增强时钟信号的频率高于压控基准时钟信号的频率。本发明可实现宽调谐范围,并提高压控振荡器工作的安全性与可靠性。