公开(公告)号：CN1044757C

公开(公告)日：1999-08-18

申请号：CN93119980.8

申请日：1993-12-24

申请人： 日本电气株式会社

发明人： 轟俊哉

IPC分类号： H03M13/12 ,  H04L7/00

CPC分类号： H04L7/048 ,  H03M13/33

摘要： 用于校验由维特比译码器在维特比译码处理中确定的最大路径度量状态已经转换定的之前的状态，使用最大路径尺度状态，并确定转换之间分支值的分支值输出电路。一个用于确定分支值和软判断接收数据之间在每个间隔中的相关性并输出表示每个间隔中相关性的相关值的相关器。一个根据每个间隔中的分支值确定接收的数据是否处在同步或非同步状态的同步/非同步判定电路。

公开(公告)号：CN1094205A

公开(公告)日：1994-10-26

申请号：CN94100243.8

申请日：1994-01-05

申请人： 日本电气株式会社

发明人： 轟俊哉

IPC分类号： H04L1/00 ,  H03M13/12

CPC分类号： H04L1/0065 ,  H04J3/22 ,  H04L1/0057 ,  H04L1/0059 ,  H04L1/0071 ,  H04L27/18

摘要： 一种纠错串级编码系统，其特征在于包括：多路复用装置，用以多路复用加到其上的数据信号和话音信号；里德-所罗门编码器，用以对来自所述多路复用装置的输出信号进行里德-所罗门编码，同时交织该输出信号而不致引起延迟；卷积编码装置，用以以卷积的方式对来自所述里德-所罗门编码装置的经里德-所罗门编码的信号进行编码；和移相键控调制装置，具有固定的比特率，用以移相键控来自所述卷积编码装置的输出信号。