像素电路、像素电路的驱动方法及显示面板

    公开(公告)号:CN116758857A

    公开(公告)日:2023-09-15

    申请号:CN202310697272.0

    申请日:2023-06-13

    IPC分类号: G09G3/3208 G09G3/3233

    摘要: 本申请实施例提供的像素电路、像素电路的驱动方法及显示面板,涉及显示技术领域。在像素电路中,第一复位模块和复位信号补偿模块串联连接于驱动模块的控制端和复位信号线之间,经过复位信号补偿模块补偿或分压或限流作用后的复位信号会大于复位信号线原始提供的复位信号,如此,可以在第一电源信号线、驱动模块和第一复位模块所在的支路导通时,降低流经该支路的电流,进而减小汇入到复位信号线的电流,降低复位信号线上因汇入大电流引起的压降,使得复位信号线上不同位置处为像素电路提供的复位信号基本一致,以解决显示面板因复位信号线上不同位置处提供的复位信号差异过大而导致显示画面不均一的问题,提升显示面板的显示效果。

    像素电路和显示面板及其驱动方法

    公开(公告)号:CN116682376A

    公开(公告)日:2023-09-01

    申请号:CN202310714191.7

    申请日:2023-06-15

    IPC分类号: G09G3/3225 G09G3/3258

    摘要: 本发明公开了一种像素电路和显示面板及其驱动方法。像素电路包括驱动模块,存储模块,充放电模块和刷新开关模块,驱动模块用于响应其控制端的电压而产生驱动电流;存储模块与驱动模块电连接;存储模块用于存储驱动模块的控制端的电位;充放电模块与驱动模块电连接;充放电模块用于对驱动模块的控制端进行充放电;其中,充放电模块与驱动模块的控制端之间存在充放电路径;刷新开关模块串联于充放电路径之中;刷新开关模块响应于刷新控制信号,控制充放电路径的通断,以实现对像素电路的刷新频率切换。

    像素电路及其驱动方法、显示面板

    公开(公告)号:CN111798789B

    公开(公告)日:2022-09-20

    申请号:CN202010687823.1

    申请日:2020-07-16

    IPC分类号: G09G3/30

    摘要: 本发明实施例公开了一种像素电路及其驱动方法、显示面板,像素电路包括:驱动晶体管、第一发光控制模块、发光模块和插黑控制模块;第一发光控制模块用于在发光控制信号的控制下在发光阶段的部分时段关断,驱动晶体管用于第一发光控制模块导通时,驱动发光模块发光;插黑控制模块用于在第一扫描信号和发光控制信号的控制下,在第一发光控制模块和数据写入模块均关断的插黑阶段,向驱动晶体管的第一极写入预设电压,其中在插黑阶段的至少部分时段内,驱动晶体管的栅极电压与预设电压的电压差值和驱动晶体管导通时驱动晶体管的栅极电压与第一极电压的电压差值正负相反。本发明技术方案,有利于改善残影和驱动电流下降问题。

    像素电路及其驱动方法、显示面板

    公开(公告)号:CN112908246A

    公开(公告)日:2021-06-04

    申请号:CN202110209333.5

    申请日:2021-02-24

    IPC分类号: G09G3/32 G09G3/3208

    摘要: 本发明公开了一种像素电路及其驱动方法、显示面板。所述像素电路包括:驱动晶体管;第一初始化模块,包括控制端、第一端和第二端;第一初始化模块的控制端接入第一初始化控制信号,第一初始化模块的第一端接入第一初始化电压信号,第一初始化模块的第二端与驱动晶体管的栅极电连接;第一初始化模块用于初始化驱动晶体管的栅极;第二初始化模块,包括第一晶体管,第一晶体管的第一极接入第二初始化控制信号,第一晶体管的第二极与驱动晶体管的第一极电连接,第一晶体管的栅极与其第一极或第二极电连接;第二初始化控制信号用于初始化驱动晶体管的第一极。与现有技术相比,本发明实施例改善了残影问题,提升了显示面板的显示效果。

    像素电路及其驱动方法、显示面板

    公开(公告)号:CN112908245A

    公开(公告)日:2021-06-04

    申请号:CN202110209332.0

    申请日:2021-02-24

    IPC分类号: G09G3/32 G09G3/3208

    摘要: 本发明公开了一种像素电路及其驱动方法、显示面板。所述像素电路包括:驱动晶体管,用于响应数据信号而产生驱动电流;发光器件,所述发光器件与所述驱动晶体管串联连接,用于响应所述驱动电流而发光;第一初始化模块,包括第一晶体管,所述第一晶体管的第一极接入第一初始化控制信号,所述第一晶体管的第二极与所述发光器件的阳极电连接,所述第一晶体管的栅极与其第一极或第二极电连接;所述第一初始化控制信号用于初始化所述发光器件的阳极。与现有技术相比,本发明实施例提高了显示面板的对比度、提升了显示效果。

    像素电路、显示面板和显示装置

    公开(公告)号:CN114724519B

    公开(公告)日:2023-10-20

    申请号:CN202210329209.7

    申请日:2022-03-31

    IPC分类号: G09G3/3258

    摘要: 本发明涉及一种像素电路、显示面板和显示装置。所述像素电路包括发光模块、阳极初始化模块、数据写入模块、驱动模块和调节模块;所述阳极初始化模块与所述发光模块的阳极连接,用于向所述发光模块写入参考电压信号;所述发光模块用于根据所述参考电压信号形成阳极初始电压;所述数据写入模块与所述驱动模块连接,用于向所述驱动模块写入数据信号;所述驱动模块与所述发光模块的阳极连接,用于根据所述数据信号驱动所述发光模块发光;所述调节模块与所述发光模块的阳极连接,用于根据调节信号调节所述阳极初始电压,使得所述发光模块的充电时间处于预设范围内。该像素电路可以改善低灰阶色偏的问题。

    像素电路及其驱动方法、显示面板

    公开(公告)号:CN112908245B

    公开(公告)日:2022-09-23

    申请号:CN202110209332.0

    申请日:2021-02-24

    IPC分类号: G09G3/32 G09G3/3208

    摘要: 本发明公开了一种像素电路及其驱动方法、显示面板。所述像素电路包括:驱动晶体管,用于响应数据信号而产生驱动电流;发光器件,所述发光器件与所述驱动晶体管串联连接,用于响应所述驱动电流而发光;第一初始化模块,包括第一晶体管,所述第一晶体管的第一极接入第一初始化控制信号,所述第一晶体管的第二极与所述发光器件的阳极电连接,所述第一晶体管的栅极与其第一极或第二极电连接;所述第一初始化控制信号用于初始化所述发光器件的阳极。与现有技术相比,本发明实施例提高了显示面板的对比度、提升了显示效果。

    显示基板及显示面板
    8.
    发明公开

    公开(公告)号:CN113066411A

    公开(公告)日:2021-07-02

    申请号:CN202110340161.5

    申请日:2021-03-30

    IPC分类号: G09G3/00 H01L27/32

    摘要: 本申请实施例提供的显示基板及显示面板,涉及显示技术领域。在显示基板中,第一多路控制电路位于显示面板区,第二多路控制电路及屏体检测电路位于非显示面板区。上述设置,一方面,可以将屏体检测电路置于非显示面板区中,可以使显示面板区的边框区域更窄;另一方面,屏体检测电路中的器件可以做的更大,器件的驱动能力更强,在进行屏体检测时屏体检测电路提供的显示测试信号对数据信号线充电更加充足,保证显示面板区的测试显示效果。另外,上述结构相当于屏体检测电路输出的多路信号直接与对应的数据信号线连接,如此屏体检测电路的电路连接方式及驱动时序都无需调整,可以保证屏体检测时有足够时间对数据信号线充电。

    像素电路、像素电路的驱动方法和显示面板

    公开(公告)号:CN111354314A

    公开(公告)日:2020-06-30

    申请号:CN202010183703.8

    申请日:2020-03-16

    IPC分类号: G09G3/3233

    摘要: 本发明公开了一种像素电路和显示面板。该像素电路包括驱动晶体管,用于在发光阶段向发光器件提供驱动电流,发光器件响应驱动电流发光;第一初始化模块,连接于驱动晶体管的栅极和第一初始化电源端之间,第一初始化模块用于在第一初始化阶段将第一初始化电源端的电压提供至驱动晶体管的栅极;第二初始化模块,连接于驱动晶体管的栅极和第二初始化电源端之间,在第一初始化阶段之前,将第二初始化电源端的电压提供至驱动晶体管的栅极;第一初始化电源端的电压小于第二初始化电源端的电压。该发明可以减弱驱动晶体管的迟滞效应,进而可以改善像素电路所在的显示面板的残影现象,提高了显示面板的显示效果。

    显示面板及显示装置
    10.
    发明授权

    公开(公告)号:CN115768198B

    公开(公告)日:2024-09-06

    申请号:CN202211407683.3

    申请日:2022-11-10

    摘要: 本申请提供了一种显示面板及显示装置,显示面板具有第一区以及第二区,第一区的透过率大于第二区的透过率,显示面板包括第一像素单元、第二像素单元、第一像素电路、第二像素电路以及第一导线。第一像素单元与第二像素单元均设置在第一区内,第一像素电路位于第二区内且连接于第一像素单元。第二像素电路位于第二区内且连接于第二像素单元,第二像素电路与第二像素单元之间的距离大于第一像素电路与第一像素单元之间的距离。第一导线至少部分用于连接第一像素单元与第一像素电路,第一导线的长度大于第一像素电路与第一像素单元之间的距离。