公开(公告)号：CN117272881A

公开(公告)日：2023-12-22

申请号：CN202311556851.X

申请日：2023-11-21

申请人： 暨南大学

发明人： 官全龙 ,  钟德源 ,  方良达 ,  方弼清 ,  万海 ,  常亮 ,  余泉

IPC分类号： G06F30/32 ,  G06F30/337

摘要： 本发明公开了一种基于标记句式决策图的电路简化方法及系统，包括以下步骤：S1、将电子电路转换为布尔逻辑表达式；S2、采用标记句式决策图表征布尔逻辑表达式；S3、对标记句式决策图进行约简；S4、根据约简后的标记句式决策图更新布尔逻辑表达式；S5、根据更新后的布尔逻辑表达式设计简化后的电子电路。本申请与传统技术相比，将电子电路转化为标记句式决策图，通过对标记句式决策图进行约简从而达成简化电子电路的目的，采用的复合规则的二元关系最小化方法能够避免决策图约简过程中出现的规模较大、定义冲突与内存冗余的问题，同时可以更加稳定高效地简化电路，具有良好的应用前景。

公开(公告)号：CN117272881B

公开(公告)日：2024-03-12

申请号：CN202311556851.X

申请日：2023-11-21

申请人： 暨南大学

发明人： 官全龙 ,  钟德源 ,  方良达 ,  方弼清 ,  万海 ,  常亮 ,  余泉

IPC分类号： G06F30/32 ,  G06F30/337

摘要： 本发明公开了一种基于标记句式决策图的电路简化方法及系统，包括以下步骤：S1、将电子电路转换为布尔逻辑表达式；S2、采用标记句式决策图表征布尔逻辑表达式；S3、对标记句式决策图进行约简；S4、根据约简后的标记句式决策图更新布尔逻辑表达式；S5、根据更新后的布尔逻辑表达式设计简化后的电子电路。本申请与传统技术相比，将电子电路转化为标记句式决策图，通过对标记句式决策图进行约简从而达成简化电子电路的目的，采用的复合规则的二元关系最小化方法能够避免决策图约简过程中出现的规模较大、定义冲突与内存冗余的问题，同时可以更加稳定高效地简化电路，具有良好的应用前景。