测试访存有效带宽的装置及方法

    公开(公告)号:CN107861846B

    公开(公告)日:2020-09-25

    申请号:CN201710978643.7

    申请日:2017-10-19

    IPC分类号: G06F11/22 G06F11/263

    摘要: 本发明提供一种测试访存有效带宽的装置及方法。所述装置包括PCIe控制器、内存写引擎模块、内存读引擎模块和内存控制器,PCIe控制器通过PCIe接口与主机连接;主机用于向所述装置下发控制指令和读取计数指令,启动和停止进而计算出访存有效带宽;PCIe控制器用于解析与主机的PCIe接口时序,提取主机发送过来的PCIe事务层报文,解析出其中的读写请求并译码发送到对应的模块;内存写引擎模块用于根据访问方式和访问空间发起内存写请求,组织与内存控制器接口信号数据格式和时序要求;内存读引擎模块用于根据访问方式和访问空间发起内存读请求,组织与内存控制器接口信号时序要求和等待内存控制器返回的数据信号;内存控制器用于为用户侧提供至少四套读写访问接口。

    基于硬件的超时管理平台

    公开(公告)号:CN105677499A

    公开(公告)日:2016-06-15

    申请号:CN201511008883.1

    申请日:2015-12-29

    IPC分类号: G06F11/07

    CPC分类号: G06F11/0757

    摘要: 本发明公开了一种基于硬件的超时管理平台,该超时管理平台包括:多路分支超时管理平台;超时队列表,超时队列表中的每一位代表一个队列;每路分支超时管理平台负责管理超时对列表中的部分队列。本发明通过。本发明通过设置多路分支超时管理平台和一个超时队列表,避免了硬件存储资源的浪费,并能够提高队列的管理的效率,节省时间。

    单包正则匹配设备和方法

    公开(公告)号:CN102420750B

    公开(公告)日:2015-09-23

    申请号:CN201110383388.4

    申请日:2011-11-28

    IPC分类号: H04L12/70 G06F17/30

    摘要: 本发明提供了一种单包正则匹配设备和方法,所述匹配设备包括:单包正则匹配单元和与所述单包正则匹配单元连接的缓存单元,所述单包正则匹配单元包括:正则表达式匹配模块,与所述正则表达式匹配模块连接的协议变量匹配模块。所述匹配方法通过将多个正则表达式根据协议变量进行分组,分别对每个正则表达式组进行编译,得到多个DFA,首先利用协议变量进行报文匹配,再利用匹配结果加载DFA以进行正则表达式匹配。本发明提供的单包正则匹配设备和方法,减少了匹配过程中需要加载的数据,缩短了加载过程,减少了正则表达式匹配时间,提高了匹配性能。

    一种用于高速获取TCP连接数据的方法和设备

    公开(公告)号:CN102111403B

    公开(公告)日:2014-05-21

    申请号:CN201010608983.9

    申请日:2010-12-17

    IPC分类号: H04L29/06 H04L29/08

    摘要: 本发明提供了一种用于高速获取TCP连接数据的方法和设备。硬件网卡接收到报文并进行TCP连接管理后,对没有乱序的报文。添加记录TCP连接的信息报头后,直接上传给主机;对发生了乱序的报文进行TCP乱序数据的重新排序,但排序过程不使用缓冲器进行数据拼接;API接口库接收到TCP报文后再进行数据拼接和TCP数据格式转换等操作。本发明既能及时把报文提交给主机,又能方便实现原始报文数据到TCP数据格式的转换,起到数据拼接的作用,整个系统可以实现高速的获取TCP数据。

    一种解决内核mmap调用失败的系统和方法

    公开(公告)号:CN102567068A

    公开(公告)日:2012-07-11

    申请号:CN201110415128.0

    申请日:2011-12-13

    IPC分类号: G06F9/45

    摘要: 本发明提供一种解决内核mmap调用失败的系统和方法,其在内核态中通过驱动程序创建私有的内存设备,所有的内存映射、数据共享都在该私有设备上来操作,从而实现各个内核版本上用户态和内核态数据的共享。本发明的一种解决内核mmap调用失败的系统和方法,首先,兼容性大大提高。只需要编写一个规模不大的驱动程序就能摆脱mmap对内核的依赖,实现对各种系统内核版本的兼容。其次,可控性大大增强。仅仅通过编写一个驱动,就能够实现用户态应用程序和底层设备的任意访问控制。如果不采用该方案,或者通过重新编译内核,或者通过采用第三方软件,兼容性和可控性都会大受折扣。

    一种在FPGA上实现板载存储资源管理的系统和方法

    公开(公告)号:CN102521157A

    公开(公告)日:2012-06-27

    申请号:CN201110413568.2

    申请日:2011-12-13

    IPC分类号: G06F12/08

    摘要: 本发明提供了一种在FPGA上实现板载存储资源管理的系统和方法,其包括存储资源、读取单元、写入单元、存储资源地址池、地址分配和释放单元,所述存储资源被分成固定大小的页面,被用于动态分配和回收;其中,页面的大小是:256B、512B、1KB、2KB、4KB之一。所述方法,将存储资源分成固定大小的页面,动态分配和回收这些存储页面,从而大大提高板载存储资源利用率;本发明提供的在FPGA上实现板载存储资源管理的系统和方法,采用多级结构实现存储资源地址池,使得存储资源地址的分配和回收不影响系统性能;地址的分配和回收过程中不涉及链表操作,也使得存储资源地址的分配和回收不影响系统性能。

    一种TCP连接缓存应用数据的内存申请方法和系统

    公开(公告)号:CN102497431A

    公开(公告)日:2012-06-13

    申请号:CN201110415220.7

    申请日:2011-12-13

    IPC分类号: H04L29/08

    摘要: 本发明提供一种TCP连接缓存应用数据的方法,其特征在于,TCP连接在应用负载小的情况下,从静态缓存池中申请获得固定长度的缓冲区块;而在应用负载大的情况下,从操作系统动态申请固定长度的缓冲区块。与现有技术相比,本发明的有益效果在于:很好的支持了上层应用暂存负载进行内容分析,在上层应用内存负载小,能快速的从静态缓存池中获取资源;在上层应用内存负载大时,也能做适当的缓冲,避免丢包。

    一种基于五元组和负载内容的采样设备

    公开(公告)号:CN102497371A

    公开(公告)日:2012-06-13

    申请号:CN201110413564.4

    申请日:2011-12-13

    IPC分类号: H04L29/06

    摘要: 本发明提供一种基于五元组和负载内容的采样设备,包括数据包接收模块、抽样模块、应用层协议过滤模块和五元组过滤模块;所述数据包接收模块连接抽样模块;所述抽样模块连接五元组过滤模块;所述五元组过滤模块连接所述应用层协议过滤模块。与现有技术相比,本发明的有益效果在于:1)将网络流量按照配置比例进行抽样;2)五元组和应用层协议报文上传主机进行分析;3)降低CPU负担和增加网络流统计带宽;4)对关注特征流量进行重点分析。

    单包正则匹配设备和方法

    公开(公告)号:CN102420750A

    公开(公告)日:2012-04-18

    申请号:CN201110383388.4

    申请日:2011-11-28

    IPC分类号: H04L12/56

    摘要: 本发明提供了一种单包正则匹配设备和方法,所述匹配设备包括:单包正则匹配单元和与所述单包正则匹配单元连接的缓存单元,所述单包正则匹配单元包括:正则表达式匹配模块,与所述正则表达式匹配模块连接的协议变量匹配模块。所述匹配方法通过将多个正则表达式根据协议变量进行分组,分别对每个正则表达式组进行编译,得到多个DFA,首先利用协议变量进行报文匹配,再利用匹配结果加载DFA以进行正则表达式匹配。本发明提供的单包正则匹配设备和方法,减少了匹配过程中需要加载的数据,缩短了加载过程,减少了正则表达式匹配时间,提高了匹配性能。