掩模版制备方法、掩模版、约瑟夫森结元件及量子芯片

    公开(公告)号:CN115707325B

    公开(公告)日:2024-07-16

    申请号:CN202110930147.0

    申请日:2021-08-13

    摘要: 本申请公开了一种掩模版制备方法、掩模版、约瑟夫森结元件及量子芯片,属于量子信息领域,尤其是量子计算技术领域。掩模版制备方法包括:提供一介质层,所述介质层的厚度与待制备的目标图形的线宽之比大于图形化设备允许的切割深宽比;确定所述介质层的第一子层和第二子层,其中,所述第二子层的厚度与所述目标图形的线宽之比小于或等于所述切割深宽比;形成位于所述第二子层上的所述目标图形,以及位于所述第一子层上的第一图形,且所述第一图形暴露出所述目标图形。本申请能够在提供的介质层厚度与待制备的目标图形的线宽之比大于图形化设备允许的切割深宽比时,能够制备出包含目标图形的掩模版。

    一种量子芯片及制备方法

    公开(公告)号:CN115050886B

    公开(公告)日:2024-08-16

    申请号:CN202110264015.9

    申请日:2021-03-09

    摘要: 本申请公开了一种量子芯片及制备方法,包括一基础衬底,所述基础衬底上形成有信号传输线;至少一绝缘衬底,位于所述基础衬底上,所述绝缘衬底上形成有量子比特和贯穿所述绝缘衬底的通孔,所述通孔内形成有金属件,所述金属件的两端分别电连接所述信号传输线和所述量子比特,实现所述信号传输线和所述量子比特之间的信号传输,组成位于不同层的完整的量子比特电路,同时叠层多个绝缘衬底用于形成位于不同层上的量子比特,共同形成量子比特数量易于扩展的量子芯片,提高了量子芯片的集成度。