存储芯片检测方法、装置及计算机设备

    公开(公告)号:CN117935900A

    公开(公告)日:2024-04-26

    申请号:CN202410009643.6

    申请日:2024-01-03

    IPC分类号: G11C29/56

    摘要: 本申请涉及一种存储芯片检测方法、装置及计算机设备。存储芯片检测方法包括:配置主程序、中断程序以及中断信号;中断程序包括读写中断程序;将中断信号与中断程序进行关联;运行主程序,并在中断信号发生时中断主程序运行中断程序;获取存储芯片基于中断程序反馈的读写结果,并基于读写结果对存储芯片进行检测结果判定,不仅提高了存储芯片检测结果的准确性,还提高了存储芯片检测的实时性。

    一种用于高密度测试芯片地址稳定性的检测方法及装置

    公开(公告)号:CN117558331B

    公开(公告)日:2024-04-26

    申请号:CN202410044599.2

    申请日:2024-01-12

    IPC分类号: G11C29/18 G06F11/10

    摘要: 本发明提供了一种用于高密度测试芯片地址稳定性的检测方法及装置,包括:获取所述测试芯片的第一地址信号;预定义纠错编码规则;根据所述纠错编码规则,基于所述第一地址信号进行编码,得到纠错码;基于所述第一地址信号和所述纠错码,得到第二地址信号;选取所述第二地址信号中的至少一个信号位,得到第三地址信号;将所述第三地址信号连接焊盘监测,得到第一序列信号;根据所述第一序列信号确定第一地址信号的稳定性。本发明利用有限的与地址相关的信息监测内部地址正确性与稳定性,通过这种方式能够更高效实现检测,同时节省了焊盘资源,提高了待测器件的密度。

    一种芯片时序调节装置和芯片

    公开(公告)号:CN117238330B

    公开(公告)日:2024-03-12

    申请号:CN202311507568.8

    申请日:2023-11-14

    IPC分类号: G11C5/02

    摘要: 本申请涉及一种芯片时序调节装置和芯片,其中,该装置包括至少两个存储模块,存储模块包括时序平衡单元和多个存储库单元;时序平衡单元,分别与多个存储库单元连接,时序平衡单元用于接收时序信号,并对时序信号进行延时细补偿后传输给存储库单元;存储库单元,用于存储数据。通过本申请,解决了现有技术中存在的芯片阵列结构中,不同位置的存储库单元的时序无法平衡问题,实现了芯片中不同位置存储库单元时序的调节。

    一种基于器件属性的器件筛选方法及系统

    公开(公告)号:CN116127911A

    公开(公告)日:2023-05-16

    申请号:CN202211706422.1

    申请日:2022-12-29

    发明人: 蓝帆 潘伟伟

    摘要: 本发明提供一种基于器件属性的器件筛选方法,包括:通过数据聚合获取区域器件列表,所述区域器件列表包含信息:若干芯片区域、若干器件属性,以及所述芯片区域内满足所述器件属性的器件数量;获取每种所述器件属性的器件筛选指标;基于筛选条件,根据所述区域器件列表筛选出目标器件。采用本发明的器件筛选方法能够有效的根据器件信息来筛选出进行测试的目标器件;利于测试对象覆盖更多的芯片区域,进而更好地满足测试应用中的需求。本发明还提供的一种器件筛选系统因能执行本发明的器件筛选方法而具有相应优势。

    数据聚合方法及系统
    5.
    发明授权

    公开(公告)号:CN114265849B

    公开(公告)日:2022-06-10

    申请号:CN202210184281.5

    申请日:2022-02-28

    发明人: 应迪 蓝帆 潘伟伟

    IPC分类号: G06F16/22 G06F16/242

    摘要: 本发明提供一种数据聚合方法,定义待聚合数据的每一行为一条数据,每一列为一个字段,聚合方法包括:对待聚合数据进行聚合,得到聚合结果数据,并利用内存暂存聚合结果数据;根据内存使用情况,分若干次将暂存在内存中的聚合结果数据存入聚合结果文件,直至完成对所有待聚合数据的聚合,获得最终的聚合结果文件。该方案的有益效果在于,通过分若干次将内存中的聚合结果数据存入聚合结果文件,及时移入到聚合结果文件中,避免了数据在聚合时内存不足的问题。

    基于器件属性概率分布的器件选择方法、装置及存储介质

    公开(公告)号:CN118942107A

    公开(公告)日:2024-11-12

    申请号:CN202411411601.1

    申请日:2024-10-11

    发明人: 王同营 蓝帆

    摘要: 本发明提供基于器件属性概率分布的器件选择方法、装置及存储介质,涉及一种基于器件属性概率分布的器件选择方法,包括:给定芯片区域,获取给定芯片区域内的器件列表;在器件列表内抽取样本,依据抽取的样本在器件列表出现的概率确定是否接受抽取的样本作为待测器件,重复抽取样本直至获得足够数量的待测器件,完成待测器件的选择。本申请从完整的器件列表(大数据量)中重复抽取足够数量的待测器件样本,待测器件样本和完整器件列表服从相同的多维联合概率分布,能充分体现完整器件列表的原始统计特性,更好地满足器件选择过程的需求。

    一种版图自动生成方法、装置、设备和可读存储介质

    公开(公告)号:CN117272916B

    公开(公告)日:2024-04-19

    申请号:CN202311552956.8

    申请日:2023-11-21

    IPC分类号: G06F30/392 G06F30/398

    摘要: 本申请涉及一种版图自动生成方法、装置、设备和可读存储介质,其中,SRAM版图自动生成方法包括:获取存储单元模板、基极连接单元和边缘单元;获取生成信息,所述生成信息包括存储阵列的预设容量、驱动电路尺寸和基极距离;基于所述存储单元模板、所述基极连接单元和所述边缘单元,根据所述生成信息,生成目标版图。解决了传统的SRAM版图的生成方法无法满足自动产生符合需求的SRAM阵列的问题,提高了SRAM版图的生成效率。

    一种芯片时序调节装置和芯片
    8.
    发明公开

    公开(公告)号:CN117238330A

    公开(公告)日:2023-12-15

    申请号:CN202311507568.8

    申请日:2023-11-14

    IPC分类号: G11C5/02

    摘要: 本申请涉及一种芯片时序调节装置和芯片,其中,该装置包括至少两个存储模块,存储模块包括时序平衡单元和多个存储库单元;时序平衡单元,分别与多个存储库单元连接,时序平衡单元用于接收时序信号,并对时序信号进行延时细补偿后传输给存储库单元;存储库单元,用于存储数据。通过本申请,解决了现有技术中存在的芯片阵列结构中,不同位置的存储库单元的时序无法平衡问题,实现了芯片中不同位置存储库单元时序的调节。

    一种用于芯片分析的器件选择方法及系统

    公开(公告)号:CN116087731A

    公开(公告)日:2023-05-09

    申请号:CN202211720916.5

    申请日:2022-12-30

    IPC分类号: G01R31/26

    摘要: 本发明提供了一种用于芯片分析的器件选择方法,具体包括下述步骤:步骤S1:选取若干个等面积划分的芯片分区为目标分区,目标分区均匀地分布在芯片上;步骤S2:分别获取每个目标分区中器件的属性信息,从器件的属性信息中确定若干个属性,分别对每个目标分区中的器件基于若干个属性进行聚合,得到若干个属性组合列表;步骤S3:选择属性组合列表中共有属性中的多个属性记作公共属性组合;步骤S4:选择目标分区中满足公共属性组合的器件作为目标器件,用于片内一致性分析。相较于现有技术,本发明通过进行片内一致性分析,使得产品芯片关键器件在真实物理环境下的测试更能反映产品芯片状态,对芯片产品成品率的提升提供更有价值的信息。

    一种测试芯片中外围电路的设计方法及其测试芯片

    公开(公告)号:CN114487796A

    公开(公告)日:2022-05-13

    申请号:CN202111501691.X

    申请日:2021-12-09

    IPC分类号: G01R31/319 H01L23/544

    摘要: 本发明提供一种测试芯片中外围电路的设计方法,包括:获取测试芯片中器件的器件阵列信息、以及器件中选定的待测器件信息;确定用于摆放外围电路的外围电路区域;基于器件阵列的边缘行或/和边缘列设计外围电路;在外围电路区域,为位于边缘行或/和边缘列中的待测器件配置对应的外围电路单元,通过连接线将待测器件与对应的外围电路单元相连形成外围电路。该技术方案有益效果在于,该方法结合考虑器件阵列和外围电路单元进行协同规划,以优化外围电路的摆放设计,能在不影响外围电路的功能和性能的基础上,提升测试芯片的器件密度。还提供一种测试芯片。