-
公开(公告)号：CN111930578A
公开(公告)日：2020-11-13
申请号：CN202010673862.6
申请日：2020-07-14
Applicant: 杭州电子科技大学
Abstract: 本发明公开一种基于FPGA的板载DDR带宽测试方法及系统。本发明CPU驱动程序通过PCIe总线访问当前挂载的FPGA设备的配置空间；DDR控制模块对DDR HARD IP发起相应读写命令操作，整个带宽测试开始执行；带宽计算模块将计算得到的实际DDR读写带宽以及测量误差写入相应的配置空间寄存器；带宽计算模块会向PCIe HARD IP发起中断请求，中断请求经过PCIe总线传达至CPU。本发明测量周期短，不需要编写全新的测试代码，即可对板载DDR完成带宽测试；由于只需更改板载DDR的存控IP的参数修改，即可测试DDR的带宽大小；不需要进行上板测试。
Search Results
1
records
(took 0.015 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
