公开(公告)号：CN112052640B

公开(公告)日：2024-09-27

申请号：CN202010870325.0

申请日：2020-08-26

Applicant: 杭州电子科技大学

Inventor： 何志伟 ,  何松涛 ,  陈志民 ,  叶青青

IPC: G06F30/39 ,  G06F30/394

Abstract: 本发明公开一种高效提取集成电路版图光掩膜中心线的设计方法。本发明方法准确率高，鲁棒性好，且对与多种类型的样例具有通用性；采用的核心算法是Delaunay逐点插入法，原理简单，占用内存少，容易完成，执行效率高。同时，由于在对三角网数据处理时中采用了二维vector，空间复杂度可以表示为O(N2)，N为样例给出的点数。本发明能够有效实现集成电路版图光掩膜中心线的提取，并且最小化中心点列数量，准确率和速度也能满足工程上的要求。

公开(公告)号：CN112052640A

公开(公告)日：2020-12-08

申请号：CN202010870325.0

申请日：2020-08-26

Applicant: 杭州电子科技大学

Inventor： 何志伟 ,  何松涛 ,  陈志民 ,  叶青青

IPC: G06F30/39 ,  G06F30/394

Abstract: 本发明公开一种高效提取集成电路版图光掩膜中心线的设计方法。本发明方法准确率高，鲁棒性好，且对与多种类型的样例具有通用性；采用的核心算法是Delaunay逐点插入法，原理简单，占用内存少，容易完成，执行效率高。同时，由于在对三角网数据处理时中采用了二维vector，空间复杂度可以表示为O(N2)，N为样例给出的点数。本发明能够有效实现集成电路版图光掩膜中心线的提取，并且最小化中心点列数量，准确率和速度也能满足工程上的要求。