公开(公告)号：CN111385290A

公开(公告)日：2020-07-07

申请号：CN202010136860.3

申请日：2020-03-02

Applicant: 杭州电子科技大学

Inventor： 黄继业 ,  刘鹏 ,  高明裕 ,  金昊炫 ,  吕群芳 ,  杨宇翔 ,  何志伟 ,  董哲康

IPC: H04L29/06 ,  H04L9/06 ,  H04L9/08

Abstract: 本发明公开了基于FPGA的抗DPA攻击AES加密方法，利用在初始加密时将明文异或上随机掩码，削弱原本加密过程中密钥和和FPGA动态功耗的强相关性，有效抵抗针对AES加密的DPA攻击。利用重新设计的sTable_mask和掩码解除操作，使输出的加密数据符合标准AES加密规则。将多个sTable_mask存放在一个ROM中，简化了查表操作逻辑。在系统架构上，采用全流水线设计，利用多个ROM查表方式简化级间逻辑复杂度，从而大大提高系统最大工作频率，进而提升系统吞吐量。