公开(公告)号：CN113377511B

公开(公告)日：2024-03-26

申请号：CN202110642935.X

申请日：2021-06-09

Applicant: 杭州电子科技大学

Inventor： 章复嘉 ,  崔炳煜 ,  陈安馨 ,  谢澄扬 ,  高顶冲

IPC: G06F9/48 ,  G06F9/455

Abstract: 本发明属于ARMv7处理器仿真系统领域，公开了一种用于ARMv7处理器仿真系统内的中断嵌套的实现系统及方法，包括中断信号获取解析模块、程序状态寄存器获取分割模块、中断信号判断设置模块、寄存器信息保护模块、处理器模式更新模块、中断服务程序执行模块和中断返回模块。本发明在中断处理过程中多重中断的嵌套，即支持高优先级的中断打断当前低优先级中断的执行，当高优先级中断执行完成之后，能够返回低优先级的中断服务程序继续执行，在中断处理过程中，能够正确地保护中断发生前的中断现场的各个寄存器信息，在中断完成之后，能够正确地恢复中断发生前中断现场的各个寄存器信息，并且继续按指令的顺序执行ARMv7指令的仿真程序。

公开(公告)号：CN113377511A

公开(公告)日：2021-09-10

申请号：CN202110642935.X

申请日：2021-06-09

Applicant: 杭州电子科技大学

Inventor： 章复嘉 ,  崔炳煜 ,  陈安馨 ,  谢澄扬 ,  高顶冲

IPC: G06F9/48 ,  G06F9/455

Abstract: 本发明属于ARMv7处理器仿真系统领域，公开了一种用于ARMv7处理器仿真系统内的中断嵌套的实现系统及方法，包括中断信号获取解析模块、程序状态寄存器获取分割模块、中断信号判断设置模块、寄存器信息保护模块、处理器模式更新模块、中断服务程序执行模块和中断返回模块。本发明在中断处理过程中多重中断的嵌套，即支持高优先级的中断打断当前低优先级中断的执行，当高优先级中断执行完成之后，能够返回低优先级的中断服务程序继续执行，在中断处理过程中，能够正确地保护中断发生前的中断现场的各个寄存器信息，在中断完成之后，能够正确地恢复中断发生前中断现场的各个寄存器信息，并且继续按指令的顺序执行ARMv7指令的仿真程序。