-
公开(公告)号：CN110323182A
公开(公告)日：2019-10-11
申请号：CN201910220456.1
申请日：2019-03-22
申请人： 株式会社迪思科
IPC分类号： H01L21/78 , H01L21/683 , H01L23/552
摘要： 提供板状物的加工方法，不会引起端子不良而能够对板状物适当地进行加工。该板状物的加工方法将板状物沿着分割预定线分割成各个封装，其中，将保护部件粘贴于板状物的端子侧而一体化，沿着分割预定线将板状物单片化成各个封装，在封装的正面上形成导电性的屏蔽层，将保护部件从各封装剥离。
-
公开(公告)号：CN110310934A
公开(公告)日：2019-10-08
申请号：CN201910186529.X
申请日：2019-03-12
申请人： 株式会社迪思科
IPC分类号： H01L23/367 , H01L23/31 , H01L21/56
摘要： 本发明提供半导体封装的制造方法，提高利用密封剂进行了密封的半导体封装的放热性。半导体封装的制造方法采用如下的构成：制作将接合在布线基板上的半导体芯片用树脂层进行了密封的密封基板，用保持带进行保持，用成型磨具切入树脂层而在树脂层上表面形成凹凸形状以使表面积增加，将密封基板沿着分割预定线单片化成各个半导体封装。
-
公开(公告)号：CN110323182B
公开(公告)日：2024-02-09
申请号：CN201910220456.1
申请日：2019-03-22
申请人： 株式会社迪思科
IPC分类号： H01L21/78 , H01L21/683 , H01L23/552
摘要： 提供板状物的加工方法，不会引起端子不良而能够对板状物适当地进行加工。该板状物的加工方法将板状物沿着分割预定线分割成各个封装，其中，将保护部件粘贴于板状物的端子侧而一体化，沿着分割预定线将板状物单片化成各个封装，在封装的正面上形成导电性的屏蔽层，将保护部件从各封装剥离。
-
公开(公告)号：CN109216271B
公开(公告)日：2023-09-05
申请号：CN201810666730.3
申请日：2018-06-26
申请人： 株式会社迪思科
IPC分类号： H01L21/78
摘要： 提供基板的加工方法，在将基板分割成各个芯片的同时，在芯片侧面设置倾斜或阶部。一种封装基板(15)的加工方法，该封装基板(15)在正面上形成有交叉的多条分割预定线，其中，利用保持带(35)对封装基板的背面进行保持，利用成形式整形磨具(41)沿着分割预定线切入到保持带的中途而将封装基板分割成各个半导体封装(10)。在整形磨具上与分割预定线对应地形成有多个突起(43)，在各突起的侧面设置有倾斜面(44)。因此，通过利用整形磨具的突起沿着分割预定线进行切入，从而将封装基板分割成各个半导体封装，并利用突起的倾斜面在封装侧面(23)设置倾斜以使各半导体封装的下表面侧比上表面侧大。
-
公开(公告)号：CN109216271A
公开(公告)日：2019-01-15
申请号：CN201810666730.3
申请日：2018-06-26
申请人： 株式会社迪思科
IPC分类号： H01L21/78
摘要： 提供基板的加工方法，在将基板分割成各个芯片的同时，在芯片侧面设置倾斜或阶部。一种封装基板(15)的加工方法，该封装基板(15)在正面上形成有交叉的多条分割预定线，其中，利用保持带(35)对封装基板的背面进行保持，利用成形式整形磨具(41)沿着分割预定线切入到保持带的中途而将封装基板分割成各个半导体封装(10)。在整形磨具上与分割预定线对应地形成有多个突起(43)，在各突起的侧面设置有倾斜面(44)。因此，通过利用整形磨具的突起沿着分割预定线进行切入，从而将封装基板分割成各个半导体封装，并利用突起的倾斜面在封装侧面(23)设置倾斜以使各半导体封装的下表面侧比上表面侧大。
-
公开(公告)号：CN108364933B
公开(公告)日：2023-09-19
申请号：CN201810058502.8
申请日：2018-01-22
申请人： 株式会社迪思科
IPC分类号： H01L23/552 , H01L21/56
摘要： 提供半导体封装的制造方法，对于半导体封装有效地形成规定的膜厚的屏蔽层。该半导体封装(10)的制造方法利用密封剂对布线基板(11)上的半导体芯片(12)进行密封，准备按照围绕半导体芯片的安装部位的方式立设有立设围绕部(21)的布线基板，在该立设围绕部(21)中埋设有侧面屏蔽层(17)，在布线基板上在立设围绕部的内侧安装半导体芯片，对立设围绕部的内侧提供密封树脂而形成密封基板(15)，沿着分割预定线对密封基板进行分割而单片化成各个半导体封装(10)，在半导体封装上形成隔断电磁波的上表面屏蔽层(18)。
-
公开(公告)号：CN109148388A
公开(公告)日：2019-01-04
申请号：CN201810618786.1
申请日：2018-06-15
申请人： 株式会社迪思科
摘要： 提供半导体封装以及半导体封装的制造方法，在抑制成本增加的同时使布线层的接地布线与封装侧面的屏蔽层可靠地接触。一种半导体封装(10)，该半导体封装(10)是使半导体芯片(21)与从侧面露出有接地布线(17)的再布线层(11)连接并利用树脂层(12)对半导体芯片进行密封而构成的，其中，该半导体封装(10)具有：接触金属(28)，其形成在再布线层的侧面，将接地布线覆盖；以及屏蔽层(25)，其以覆盖接触金属的方式形成在封装上表面(22)上和封装侧面(23)上，屏蔽层借助接触金属在再布线层的侧面与接地布线连接。
-
公开(公告)号：CN108735668A
公开(公告)日：2018-11-02
申请号：CN201810337040.3
申请日：2018-04-16
申请人： 株式会社迪思科
IPC分类号： H01L21/78 , H01L23/552
摘要： 提供半导体封装的制造方法，在拾取半导体封装时抑制飞边的产生。该半导体封装的制造方法是利用密封剂对布线基板(11)上的半导体芯片(12)进行了密封的半导体封装(10)的制造方法，利用V刀具(28)从半导体封装基板(15)的树脂层(13)侧沿着分割预定线形成V槽(29)，沿着V槽将布线基板分割而分割成各个半导体封装，在封装侧面(23)形成斜面(25)和铅直面(26)，在封装上表面(22)和封装侧面上形成屏蔽层(16)。此时，通过在封装间隔的铅直面侧调整高宽比，从而在封装上表面上和封装斜面上形成适当的屏蔽层来确保屏蔽效果，并且在封装的铅直面和封装之间的槽底上较薄地形成屏蔽层来抑制飞边的产生。
-
公开(公告)号：CN110310934B
公开(公告)日：2024-02-20
申请号：CN201910186529.X
申请日：2019-03-12
申请人： 株式会社迪思科
IPC分类号： H01L23/367 , H01L23/31 , H01L21/56
摘要： 本发明提供半导体封装的制造方法，提高利用密封剂进行了密封的半导体封装的放热性。半导体封装的制造方法采用如下的构成：制作将接合在布线基板上的半导体芯片用树脂层进行了密封的密封基板，用保持带进行保持，用成型磨具切入树脂层而在树脂层上表面形成凹凸形状以使表面积增加，将密封基板沿着分割预定线单片化成各个半导体封装。
-
公开(公告)号：CN108735668B
公开(公告)日：2023-09-12
申请号：CN201810337040.3
申请日：2018-04-16
申请人： 株式会社迪思科
IPC分类号： H01L21/78 , H01L23/552
摘要： 提供半导体封装的制造方法，在拾取半导体封装时抑制飞边的产生。该半导体封装的制造方法是利用密封剂对布线基板(11)上的半导体芯片(12)进行了密封的半导体封装(10)的制造方法，利用V刀具(28)从半导体封装基板(15)的树脂层(13)侧沿着分割预定线形成V槽(29)，沿着V槽将布线基板分割而分割成各个半导体封装，在封装侧面(23)形成斜面(25)和铅直面(26)，在封装上表面(22)和封装侧面上形成屏蔽层(16)。此时，通过在封装间隔的铅直面侧调整高宽比，从而在封装上表面上和封装斜面上形成适当的屏蔽层来确保屏蔽效果，并且在封装的铅直面和封装之间的槽底上较薄地形成屏蔽层来抑制飞边的产生。
-
-
-
-
-
-
-
-
-
搜索结果
24 条记录 (耗时 0.025 秒)