一种系统内高精度时间同步方法及装置

    公开(公告)号:CN105099596B

    公开(公告)日:2017-06-16

    申请号:CN201510532197.8

    申请日:2015-08-26

    IPC分类号: H04J3/06

    摘要: 本发明涉及一种系统内高精度时间同步装置及方法,同步装置包括同步参考时钟(Clock_master)、主系统时钟发送模块、若干子系统时间同步模块,其特征在于:同步参考时钟(Clock_master)分别与主系统时钟发送模块、若干子系统时间同步模块相连,主系统时钟发送模块分别与若干子系统时间同步模块相连。本发明采用曼彻斯特码传输主系统的时间信息以及控制信息,每秒传输一次准秒时间,各个子系统接收到曼彻斯特码后进行解码,恢复出时间信息和控制信息,补偿传输延迟后,将子系统的时间校准到主系统的时间,这样就可以实时动态的保持系统内各个子系统整秒时间的一致性。同步时钟作为子系统秒内计时参考,使各个子系统秒内时间也保持一致。

    用于电力系统数据采集的程序升级方法及系统

    公开(公告)号:CN113312061A

    公开(公告)日:2021-08-27

    申请号:CN202110497807.0

    申请日:2021-05-08

    摘要: 本发明公开了一种用于电力系统数据采集的程序升级系统,该系统包括:通信接口;文件加载模块,用于通过USB接口加载升级程序;系统升级模块,用于通过加载的升级程序进行电力数据采集系统的固件更新和程序升级;同步信号模块,用于当有固件或者程序更新时,控制下拉所有单板的同步引脚,当某一个单板更新完成时,则释放所在单板的同步引脚,同步引脚的状态转为输入监控状态,当所有单板的均升级结束时,全部单板的同步引脚电平均为高;信号采集模块,用于在同步信号的控制下采集若干路固定量程模拟信号的采集,以及开关量信号的采集;该系统还包括配置模块。本发明可保证所有数据采集同步,从而提高了整个装置的可靠性。

    用于电力系统数据采集的程序升级方法及系统

    公开(公告)号:CN113312061B

    公开(公告)日:2022-07-01

    申请号:CN202110497807.0

    申请日:2021-05-08

    摘要: 本发明公开了一种用于电力系统数据采集的程序升级系统,该系统包括:通信接口;文件加载模块,用于通过USB接口加载升级程序;系统升级模块,用于通过加载的升级程序进行电力数据采集系统的固件更新和程序升级;同步信号模块,用于当有固件或者程序更新时,控制下拉所有单板的同步引脚,当某一个单板更新完成时,则释放所在单板的同步引脚,同步引脚的状态转为输入监控状态,当所有单板的均升级结束时,全部单板的同步引脚电平均为高;信号采集模块,用于在同步信号的控制下采集若干路固定量程模拟信号的采集,以及开关量信号的采集;该系统还包括配置模块。本发明可保证所有数据采集同步,从而提高了整个装置的可靠性。

    一种系统内高精度时间同步方法及装置

    公开(公告)号:CN105099596A

    公开(公告)日:2015-11-25

    申请号:CN201510532197.8

    申请日:2015-08-26

    IPC分类号: H04J3/06

    摘要: 本发明涉及一种系统内高精度时间同步装置及方法,同步装置包括同步参考时钟(Clock_master)、主系统时钟发送模块、若干子系统时间同步模块,其特征在于:同步参考时钟(Clock_master)分别与主系统时钟发送模块、若干子系统时间同步模块相连,主系统时钟发送模块分别与若干子系统时间同步模块相连。本发明采用曼彻斯特码传输主系统的时间信息以及控制信息,每秒传输一次准秒时间,各个子系统接收到曼彻斯特码后进行解码,恢复出时间信息和控制信息,补偿传输延迟后,将子系统的时间校准到主系统的时间,这样就可以实时动态的保持系统内各个子系统整秒时间的一致性。同步时钟作为子系统秒内计时参考,使各个子系统秒内时间也保持一致。

    一种基于动态内存分配存储HASH链表的FPGA实现装置及方法

    公开(公告)号:CN109670083B

    公开(公告)日:2023-03-24

    申请号:CN201811525145.8

    申请日:2018-12-13

    IPC分类号: G06F16/901 G06F16/9032

    摘要: 本发明涉及一种基于动态内存分配存储HASH链表的FPGA实现装置及方法,装置包括缓存模块、哈希控制模块、哈希计算结果调度模块、哈希链表处理模块、查找结果调度模块,缓存模块与哈希控制模块相连,哈希计算结果调度模块分别与哈希控制模块、哈希链表处理模块、查找结果调度模块相连,哈希链表处理模块与查找结果调度模块相连。本发明应用于FPGA实现HASH链表存储的领域,采用一种动态内存灵活分配的方法,利用FPGA并行化处理的优势,快速实现HASH链表的存储及查找功能。本发明可以应用于使用HASH链表进行数据存储、相同字符串匹配查找的应用领域,比如FPGA方法实现GZIP压缩、LZ77压缩、网络报文统计等领域,该发明满足HASH算法对于速度、资源及准确性的要求。

    一种基于FPGA快速实现LZ77压缩的装置及方法

    公开(公告)号:CN109672449B

    公开(公告)日:2023-03-10

    申请号:CN201811526824.7

    申请日:2018-12-13

    IPC分类号: H03M7/30

    摘要: 本发明涉及一种基于FPGA快速实现LZ77压缩的装置及方法,压缩装置中数据缓存模块存储压缩滑动窗口内的原始数据,采取FPGA内Block RAM资源实现;HASH链表模块实现HASH字典的构建及存储,采取FPGA内Block RAM+逻辑资源实现;LZ77编码模式实现相同字符串的查找及编码。在压缩过程中,构建一等同压缩窗口大小循环缓存存储HASH冲突链表,按照待压缩数据顺序依次存入冲突链表,通过循环覆盖方式替代移出窗口操作;在利用HASH链表查找相同字符串时,利用FPGA并行处理优势,在通过HASH链表查找相同字符串的过程中同时从两个方向进行匹配字符串的查找,同时在压缩编码时采取预处理的方式提前剔除掉HASH特征值相同但字符不同的匹配值,达到快速消除数据冗余实现LZ77数据压缩目的。