-
公开(公告)号：CN102170326B
公开(公告)日：2013-03-13
申请号：CN201110071188.5
申请日：2011-03-23
Applicant: 武汉华中数控股份有限公司 , 华中科技大学
Abstract: 一种位置测量装置的串行通信方法及其装置，属于数控系统的数据通信方法及装置，解决现有串行通信中数据与传输时钟同步性和抗干扰性差问题；同时减少串行通信电缆数目。本发明的方法包括模式步骤、判断步骤、发送步骤和配置步骤；具有良好的抗干扰性，同时将原数据和时钟信息同步传输，在高传输频率下，能够正确接收数据。本发明的装置由控制端、测量端单元通过通信电缆连接构成，控制端、测量端单元各自包括通信控制模块、数据信号接口、数据读写模块、数据处理模块、模式处理模块、曼彻斯特编解码模块、差分收发器以及存储器；能将数据和时钟信息同步传输，减少通信电缆数；采用可编程逻辑器件，缩短研发周期，降低生产成本。
-
公开(公告)号：CN102170326A
公开(公告)日：2011-08-31
申请号：CN201110071188.5
申请日：2011-03-23
Applicant: 武汉华中数控股份有限公司 , 华中科技大学
Abstract: 一种位置测量装置的串行通信方法及其装置，属于数控系统的数据通信方法及装置，解决现有串行通信中数据与传输时钟同步性和抗干扰性差问题；同时减少串行通信电缆数目。本发明的方法包括模式步骤、判断步骤、发送步骤和配置步骤；具有良好的抗干扰性，同时将原数据和时钟信息同步传输，在高传输频率下，能够正确接收数据。本发明的装置由控制端、测量端单元通过通信电缆连接构成，控制端、测量端单元各自包括通信控制模块、数据信号接口、数据读写模块、数据处理模块、模式处理模块、曼彻斯特编解码模块、差分收发器以及存储器；能将数据和时钟信息同步传输，减少通信电缆数；采用可编程逻辑器件，缩短研发周期，降低生产成本。
-
公开(公告)号：CN102967326A
公开(公告)日：2013-03-13
申请号：CN201210464237.6
申请日：2012-11-16
Applicant: 苏州天辰马智能设备有限公司 , 华中科技大学
IPC: G01D18/00
Abstract: 本发明公开了一种基于Nios II处理器的编码器接口测试装置，包括FPGA芯片和与其相连的增量式TTL接口模块、增量式正余弦接口模块、绝对式接口模块、显示屏和PS/2接口设备，其中，增量式TTL接口模块用于与增量式TTL接口类型的编码器连接，增量式正余弦接口模块用于与增量式正余弦接口类型的编码器连接，绝对式接口模块用于与绝对式编码器连接，以将其输出的串行数字信号进行差分信号和单端信号之间相互转换，FPGA芯片包括有内嵌在片内的NiosII处理器，其对输入的信号进行处理，实现对编码器接口的测试。本发明的装置可以解决现有编码器测试平台中编码器接口不能相互兼容问题和携带不方便问题，具有成本低、功能强、体积小、结构紧凑、集成度高的特点。
-
公开(公告)号：CN102967326B
公开(公告)日：2016-02-24
申请号：CN201210464237.6
申请日：2012-11-16
Applicant: 苏州天辰马智能设备有限公司 , 华中科技大学
IPC: G01D18/00
Abstract: 本发明公开了一种基于Nios II处理器的编码器接口测试装置，包括FPGA芯片和与其相连的增量式TTL接口模块、增量式正余弦接口模块、绝对式接口模块、显示屏和PS/2接口设备，其中，增量式TTL接口模块用于与增量式TTL接口类型的编码器连接，增量式正余弦接口模块用于与增量式正余弦接口类型的编码器连接，绝对式接口模块用于与绝对式编码器连接，以将其输出的串行数字信号进行差分信号和单端信号之间相互转换，FPGA芯片包括有内嵌在片内的NiosII处理器，其对输入的信号进行处理，实现对编码器接口的测试。本发明的装置可以解决现有编码器测试平台中编码器接口不能相互兼容问题和携带不方便问题，具有成本低、功能强、体积小、结构紧凑、集成度高的特点。
-
-
-
Search Results
4
records
(took 0.046 seconds)
