一种系统级芯片及串行通信方法

    公开(公告)号:CN115022211B

    公开(公告)日:2023-10-20

    申请号:CN202210417354.0

    申请日:2022-04-20

    IPC分类号: H04L43/0894

    摘要: 本发明涉及一种系统级芯片及串行通信方法,所述系统级芯片包括:通信速率探测电路、串行数据收发电路和可编程电路和CPU;CPU用于:控制通信速率探测电路获取目标通信端的通信参数,并发送至可编程电路;可编程电路用于:根据通信参数生成目标通信系数;CPU还用于:基于目标通信系数,控制串行数据收发电路与目标通信端进行通信。本发明的系统级芯片在原有的串行通信功能基础上,通过扩展通信功能,提高了系统级芯片的灵活性和适应性,在系统级芯片本身不做任何改动的情形下,可以任意变更工作时钟频率和/或通信速率,从而实现稳定、可靠的通信。

    一种系统级芯片及串行通信方法
    2.
    发明公开

    公开(公告)号:CN115022211A

    公开(公告)日:2022-09-06

    申请号:CN202210417354.0

    申请日:2022-04-20

    IPC分类号: H04L43/0894

    摘要: 本发明涉及一种系统级芯片及串行通信方法,所述系统级芯片包括:通信速率探测电路、串行数据收发电路和可编程电路和CPU;CPU用于:控制通信速率探测电路获取目标通信端的通信参数,并发送至可编程电路;可编程电路用于:根据通信参数生成目标通信系数;CPU还用于:基于目标通信系数,控制串行数据收发电路与目标通信端进行通信。本发明的系统级芯片在原有的串行通信功能基础上,通过扩展通信功能,提高了系统级芯片的灵活性和适应性,在系统级芯片本身不做任何改动的情形下,可以任意变更工作时钟频率和/或通信速率,从而实现稳定、可靠的通信。