公开(公告)号：CN113992293B

公开(公告)日：2024-08-23

申请号：CN202111213331.X

申请日：2021-10-19

Applicant: 武汉滨湖电子有限责任公司

Inventor： 徐晓 ,  王逍 ,  涂中华

IPC: H04J3/06 ,  G01S7/02

Abstract: 本发明属于收发系统同步领域，具体涉及一种基于通道校正补偿的雷达多通道收发系统自适应时序同步方法。整个同步系统包含了收发通道、校正网络、校正模块、信号处理分系统和数据通讯网络五部分，每次雷达开机启动初始化时即开始进行通道间自适应时序校准同步。本发明具有同步精度高，实时性高，方式灵活等特点。

公开(公告)号：CN113992293A

公开(公告)日：2022-01-28

申请号：CN202111213331.X

申请日：2021-10-19

Applicant: 武汉滨湖电子有限责任公司

Inventor： 徐晓 ,  王逍 ,  涂中华

IPC: H04J3/06 ,  G01S7/02

Abstract: 本发明属于收发系统同步领域，具体涉及一种基于通道校正补偿的雷达多通道收发系统自适应时序同步方法。整个同步系统包含了收发通道、校正网络、校正模块、信号处理分系统和数据通讯网络五部分，每次雷达开机启动初始化时即开始进行通道间自适应时序校准同步。本发明具有同步精度高，实时性高，方式灵活等特点。

公开(公告)号：CN115586505A

公开(公告)日：2023-01-10

申请号：CN202211410436.9

申请日：2022-11-11

Applicant: 武汉滨湖电子有限责任公司

Inventor： 陈钟 ,  王逍 ,  张建明 ,  宋慧 ,  伍进进

IPC: G01S7/41

Abstract: 本发明涉及雷达信号处理领域，特别是涉及一种快速检测外部干扰雷达工作频率的方法。本发明采用AD射频采样芯片，雷达接收机前端只有滤波和放大环节，将宽带信号A/D变换靠近射频天线，能将更大幅度的模拟信号快速数字化。同时在AD芯片内部对采样信号进行数字混频和滤波抽取处理，减少数据传输量和后续数据处理时间。由FPGA通过JESD204B高速链路接收AD采样I/Q数据，将I/Q数据只进行混频滤波计算出信号幅度值，则可判断出干扰信号频率。该方法器件数量少，架构简单，计算量小，对FPGA芯片资源要求低，同时极大缩短干扰侦察耗时。