公开(公告)号：CN103248540B

公开(公告)日：2015-09-30

申请号：CN201310201863.0

申请日：2013-05-27

Applicant: 济南大学

Inventor： 陈贞翔 ,  杨波 ,  王可可 ,  孙涛 ,  王金光

IPC: H04L12/26 ,  H04L12/801

Abstract: 本发明公开了基于多分形小波模型的FPGA网络流量发生系统及方法，包括依次连接的第一PCI主机、以太网输入接口、第一MAC地址输入队列、用户数据路径、第二MAC地址输入队列、以太网输出接口、第二PCI主机，第一PCI主机的信号还会送入寄存器输入输出接口，寄存器输入输出接口还与SRAM寄存器双向通信，用户数据路径还包括依次连接的数据包产生模块、数据仲裁转换模块、输出端查询模块、多分形小波模型控制模块和输出队列模块，数据包产生模块接收第一MAC地址输入队列的数据，输出队列模块的数据送入第二MAC地址输入队列。克服了以往流量发生系统所存在的不能模拟真实网络背景流量问题，拟合网络真实流量特征，用于网络新应用开发，网络流量分析和网络设备的测试。

公开(公告)号：CN102833131A

公开(公告)日：2012-12-19

申请号：CN201210307910.5

申请日：2012-08-27

Applicant: 济南大学

Inventor： 陈贞翔 ,  王可可 ,  杨波 ,  马坤 ,  刘鹍

IPC: H04L12/26 ,  G06F11/00

Abstract: 本发明具体公开了一种远程数据库响应性能测试比较系统及方法，包括控制系统、数据发送模块和数据相应模块，所述的控制系统包括：FPGA板卡、待测的服务器和上位机，所述的FPGA板卡通过RJ45接口与待测服务器相连，所述的FPGA板卡通过SPI接口与上位机相连；所述的数据发送模块包括IP_hdr_ctrl模块，IP_data_ctrl模块，IP_pkt_gen_ctrl模块，Link_ctrl模块，Rate_ctrl模块和Pkt_seng_module模块，所述的响应分析模块包括：TCP_link_pkt模块，TCP_link_parser模块，DB_ACK_parser模块和Result_analysis模块。

公开(公告)号：CN102833131B

公开(公告)日：2016-05-25

申请号：CN201210307910.5

申请日：2012-08-27

Applicant: 济南大学

Inventor： 陈贞翔 ,  王可可 ,  杨波 ,  马坤 ,  刘鹍

IPC: H04L12/26 ,  G06F11/00

Abstract: 本发明具体公开了一种远程数据库响应性能测试比较系统及方法，包括控制系统、数据发送模块和数据相应模块，所述的控制系统包括：FPGA板卡、待测的服务器和上位机，所述的FPGA板卡通过RJ45接口与待测服务器相连，所述的FPGA板卡通过SPI接口与上位机相连；所述的数据发送模块包括IP_hdr_ctrl模块，IP_data_ctrl模块，IP_pkt_gen_ctrl模块，Link_ctrl模块，Rate_ctrl模块和Pkt_seng_module模块，所述的响应分析模块包括：TCP_link_pkt模块，TCP_link_parser模块，DB_ACK_parser模块和Result_analysis模块。

公开(公告)号：CN103248540A

公开(公告)日：2013-08-14

申请号：CN201310201863.0

申请日：2013-05-27

Applicant: 济南大学

Inventor： 陈贞翔 ,  杨波 ,  王可可 ,  孙涛 ,  王金光

IPC: H04L12/26 ,  H04L12/801

Abstract: 本发明公开了基于多分形小波模型的FPGA网络流量发生系统及方法，包括依次连接的第一PCI主机、以太网输入接口、第一MAC地址输入队列、用户数据路径、第二MAC地址输入队列、以太网输出接口、第二PCI主机，第一PCI主机的信号还会送入寄存器输入输出接口，寄存器输入输出接口还与SRAM寄存器双向通信，用户数据路径还包括依次连接的数据包产生模块、数据仲裁转换模块、输出端查询模块、多分形小波模型控制模块和输出队列模块，数据包产生模块接收第一MAC地址输入队列的数据，输出队列模块的数据送入第二MAC地址输入队列。克服了以往流量发生系统所存在的不能模拟真实网络背景流量问题，拟合网络真实流量特征，用于网络新应用开发，网络流量分析和网络设备的测试。