-
公开(公告)号：CN110850208A
公开(公告)日：2020-02-28
申请号：CN201911119872.9
申请日：2019-11-15
申请人： 浙江大学
摘要： 本发明公开了一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，该方法首先搭建SiC MOSFET双脉冲测试平台，将叠层母排的待测区段外接于测试平台；在SiC MOSFET的两端并联多组额外电容，利用并联额外电容前后SiC MOSFET关断电压波形中震荡的频率信息，得到多组等效电路模型的谐振角频率，进而计算得到叠层母排的杂散电感和寄生电容，实现叠层母排的杂散参数的提取。本发明利用SiC MOSFET的高开关速度特性，以激发明显的关断电压震荡，相比于传统的间接测量法，减少了人为因素带来的测量偏差；此外，本发明能够测量叠层母排中任意区段的杂散电感与寄生电容，测量具有更高的灵活性与全面性。
-
公开(公告)号：CN112433097A
公开(公告)日：2021-03-02
申请号：CN202011229111.1
申请日：2020-11-06
申请人： 浙江大学
摘要： 本发明公开了一种基于开关瞬态频率信息的薄膜电容器ESL提取方法，按以下步骤进行：a、搭建碳化硅MOSFET双脉冲测试平台；其中待测电容器作为碳化硅MOSFET双脉冲测试平台的母线电容，嵌入寄生参数已知的叠层母排中；b、测量碳化硅MOSFET开通或关断瞬态的电压波形，并利用傅里叶变换，提取待测电容器与叠层母排的寄生电容之间回路所激发的电压欠阻尼振荡频率；c、根据测量的电压欠阻尼振荡频率，计算待测电容器的内部ESL。本发明搭建的碳化硅MOSFET双脉冲测试平台具有低成本与小型化的优点，在ESL的提取过程中避免了电容本体的大电流振荡，且无需额外的短路测试，具备较高的测试安全性。
-
公开(公告)号：CN112433097B
公开(公告)日：2021-09-28
申请号：CN202011229111.1
申请日：2020-11-06
申请人： 浙江大学
摘要： 本发明公开了一种基于开关瞬态频率信息的薄膜电容器ESL提取方法，按以下步骤进行：a、搭建碳化硅MOSFET双脉冲测试平台；其中待测电容器作为碳化硅MOSFET双脉冲测试平台的母线电容，嵌入寄生参数已知的叠层母排中；b、测量碳化硅MOSFET开通或关断瞬态的电压波形，并利用傅里叶变换，提取待测电容器与叠层母排的寄生电容之间回路所激发的电压欠阻尼振荡频率；c、根据测量的电压欠阻尼振荡频率，计算待测电容器的内部ESL。本发明搭建的碳化硅MOSFET双脉冲测试平台具有低成本与小型化的优点，在ESL的提取过程中避免了电容本体的大电流振荡，且无需额外的短路测试，具备较高的测试安全性。
-
公开(公告)号：CN110850208B
公开(公告)日：2020-08-21
申请号：CN201911119872.9
申请日：2019-11-15
申请人： 浙江大学
摘要： 本发明公开了一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，该方法首先搭建SiC MOSFET双脉冲测试平台，将叠层母排的待测区段外接于测试平台；在SiC MOSFET的两端并联多组额外电容，利用并联额外电容前后SiC MOSFET关断电压波形中震荡的频率信息，得到多组等效电路模型的谐振角频率，进而计算得到叠层母排的杂散电感和寄生电容，实现叠层母排的杂散参数的提取。本发明利用SiC MOSFET的高开关速度特性，以激发明显的关断电压震荡，相比于传统的间接测量法，减少了人为因素带来的测量偏差；此外，本发明能够测量叠层母排中任意区段的杂散电感与寄生电容，测量具有更高的灵活性与全面性。
-
-
-
搜索结果
4 条记录 (耗时 0.028 秒)
