一种服务器PCIE扩展系统及服务器

    公开(公告)号:CN118964257A

    公开(公告)日:2024-11-15

    申请号:CN202411164298.X

    申请日:2024-08-23

    发明人: 义日贵 张柯柯

    摘要: 本发明涉及计算机技术领域,提出一种服务器PCIE扩展系统及服务器,系统包括:第一转接卡,其包括:与中央处理器连接的第一交换机,用于将其全部路PCIE通道拆分为对应的多组通道;与第一交换机连接的多个第一选择器,用于为对应的一组通道增加至少一个PCIE通道以将其转换为一组扩展通道;与多组扩展通道对应连接的多个第一连接器,用于将对应组扩展通道的PCIE信号转换为光信号;第二转接卡,其包括:与多个第一连接器对应连接的多个第二连接器;与多个第二连接器的多组扩展通道对应连接并将其对应减少PCIE通道的多个第二选择器;与每个第二选择器对应的一组通道连接的第二交换机,其与对应的若干PCIE插槽连接。本发明的方案提高了服务器PCIE扩展过程中的可靠性。

    一种服务器存储子系统及其控制方法

    公开(公告)号:CN113867648B

    公开(公告)日:2023-12-29

    申请号:CN202111199036.3

    申请日:2021-10-14

    发明人: 义日贵

    IPC分类号: G06F3/06 G06F11/14

    摘要: 本申请公开了一种服务器存储子系统,包括:CPU、第一RAID控制器、第二RAID控制器、第一扩展芯片、第二扩展芯片、多个硬盘连接器,通过设置第一RAID控制器、第二RAID控制器、第一扩展芯片和第二扩展芯片与其他元件的连接关系,提高了系统冗余度,任一控制器、扩展芯片、硬盘连接器、硬盘甚至链路的单一故障,都不会影响CPU和硬盘之间的数据传输,从而保证了数据安全,并满足了服务器不宕机的可用性需求。相应的,本申请还公开了一种服务器存储子系统的控制方法,具有与服务器存储子系统相同的技术效果。

    一种多处理器节点互联系统和服务器

    公开(公告)号:CN115168279A

    公开(公告)日:2022-10-11

    申请号:CN202210906647.5

    申请日:2022-07-29

    发明人: 义日贵 白秀杨

    IPC分类号: G06F15/17 G06F13/40

    摘要: 本申请涉及服务器领域,公开了一种多处理器节点互联系统包括:包括:至少两个计算节点,各计算节点均包含多个处理器;各计算节点间通过线缆连接,且通过OpenCAPI总线通信。由此可见,本申请所提供的技术方案中,通过将不同节点之间处理器的互联总线全路径由高速线缆实现,不需要在计算板PCB上进行走线,减少了数据传输过程中的损耗,从而延长了节点之间的传输距离。并利用OpenCAPI总线实现不同计算节点间的通信,提高了多处理器的信号传输速度和多处理器互联系统的运算能力。此外,本申请还提供了一种服务器,包括上述多处理器节点互联系统,效果同上。

    一种处理器的I/O控制器
    4.
    发明公开

    公开(公告)号:CN115509985A

    公开(公告)日:2022-12-23

    申请号:CN202211212452.7

    申请日:2022-09-29

    发明人: 义日贵 白秀杨

    IPC分类号: G06F13/42 G06F13/12 G06F13/40

    摘要: 本申请公开了一种处理器的I/O控制器,应用于服务器技术领域。PCIe Switch IP的上行端口通过FPGA的管脚连接到处理器,以便于与处理器进行通信;PCIe Switch IP还与FPGA的内部互联总线相连;内部互联总线还连接其余的硬件设备,以便于各硬件设备与处理器之间进行通信。本申请提出一种兼容性和集成度较高的基于FPGA和FPGA可用IP核的集成化I/O控制器及系统,通过PCIe Switch IP实现与处理器之间的通信,用IP核代替了原有的I/O控制器芯片,简化了用于扩展处理器的I/O接口的I/O控制器,线路简单,占用主板面积小,主板设计简单。

    一种内存访问方法、装置、设备及介质

    公开(公告)号:CN114860431A

    公开(公告)日:2022-08-05

    申请号:CN202210428591.7

    申请日:2022-04-22

    发明人: 义日贵

    IPC分类号: G06F9/50

    摘要: 本申请公开了一种内存访问方法、装置、设备及介质,包括:在第一处理器与第一OpenCAPI加速卡之间建立第一连接;基于所述第一连接以及预先在所述第一计算节点与第二计算节点之间建立的第二连接通过所述第一处理器向所述第二计算节点的第二处理器发送内存数据访问请求;获取所述第二处理器发送的针对所述访问请求返回的内存数据,并将所述内存数据写入内存。可见,本申请在计算节点内通过第一处理器与第一OpenCAPI加速卡建立第一连接,并在第一计算节点和第二计算节点之间建立第二连接,则第一处理器能通过第一连接和第二连接访问第二计算节点中第二处理器的内存数据;上述技术方案实现了不同计算节点的处理器之间的缓存一致性,进而实现内存数据共享。

    一种服务器存储子系统及其控制方法

    公开(公告)号:CN113867648A

    公开(公告)日:2021-12-31

    申请号:CN202111199036.3

    申请日:2021-10-14

    发明人: 义日贵

    IPC分类号: G06F3/06 G06F11/14

    摘要: 本申请公开了一种服务器存储子系统,包括:CPU、第一RAID控制器、第二RAID控制器、第一扩展芯片、第二扩展芯片、多个硬盘连接器,通过设置第一RAID控制器、第二RAID控制器、第一扩展芯片和第二扩展芯片与其他元件的连接关系,提高了系统冗余度,任一控制器、扩展芯片、硬盘连接器、硬盘甚至链路的单一故障,都不会影响CPU和硬盘之间的数据传输,从而保证了数据安全,并满足了服务器不宕机的可用性需求。相应的,本申请还公开了一种服务器存储子系统的控制方法,具有与服务器存储子系统相同的技术效果。

    一种服务器内转接PCIE Gen4的装置

    公开(公告)号:CN111563058A

    公开(公告)日:2020-08-21

    申请号:CN202010402532.3

    申请日:2020-05-13

    发明人: 义日贵

    IPC分类号: G06F13/40 G06F1/18 G06F1/20

    摘要: 本发明公开了一种服务器内转接PCIE Gen4的装置,包括主板、PCIE转接板和IO板,设置在所述主板的CPU与设置在所述主板的主板连接器通过PCIE Gen4总线连接,所述主板连接器与所述PCIE转接板连接,所述PCIE转接板与所述IO板连接,所述主板连接器通过所述PCIE转接板与设置在所述IO板的PCIE Gen4槽的PCIE Gen4设备连接。通过在主板上设置主板连接器,通过连接PCIE转接板,再将PCIE转接板与IO板连接,实现主板上的CPU与IO板的PCIE Gen4槽的PCIE Gen4设备连接,服务器支持PCIE Gen4设备的同时,省去了高速背板设计,改为高速线缆互联设计提高了系统散热能力、易维护能力,降低了高速信号链路损耗,提高了服务器的运行可靠性。

    一种服务器及其内存Riser板

    公开(公告)号:CN209327917U

    公开(公告)日:2019-08-30

    申请号:CN201920367937.0

    申请日:2019-03-21

    发明人: 义日贵

    IPC分类号: G06F1/16

    摘要: 本实用新型公开了一种内存Riser板,该内存Riser板在设置时考虑到了内存缓冲器的上行DMI接口的带宽以及内存条的带宽,在设置内存缓冲器与内存条时,内存缓冲器及与内存缓冲器连接的内存条的数量会满足在与内存缓冲器连接的内存条平均占用内存缓冲器的DMI接口的带宽时,与内存缓冲器连接的内存条的运行频率的最小值不小于内存条的最小运行频率的约束条件,从而使得内存条的性能能够很好地发挥出来,提高了内存的性能。本实用新型还公开了一种服务器,具有与上述内存Riser板相同的有益效果。