-
公开(公告)号：CN102393824A
公开(公告)日：2012-03-28
申请号：CN201110277310.4
申请日：2011-09-19
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F9/50
Abstract: 本发明提供一种基于节点异步上电的硬件分区方法以上电时序控制芯片CPLD为核心，此芯片CPLD通过获取外部的分区要求，控制不同的硬件节点按一定的时间延迟依次上电，从而达到断开不同节点间物理连接从而实现系统分区的目的，系统结构包括：上电时序控制系统，外部系统管理系统，具有独立硬件功能的硬件节点，其中：上电时序控制芯片CPLD是该体系结构的核心，负责获取外部管理系统制定的分区信息及控制节点上电时序，芯片CPLD还需要具备给每个节点单独上电或为多个节点同时上电的能力;外部系统管理系统BMC主要面向用户，负责接收用户选择的不同的分区信息并将其转化为芯片CPLD可识别的信息格式;具有独立硬件功能的硬件节点，是指每个节点必须具备所有必须的硬件模块，包括处理器、内存、输入/输出端口和供电模块，必须具备可独立开机的能力。
Search Results
1
records
(took 0.04 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
