公开(公告)号：CN113098399A

公开(公告)日：2021-07-09

申请号：CN202110237120.3

申请日：2021-03-03

申请人： 深圳市紫光同创电子有限公司

发明人： 何非 ,  陈新剑 ,  李凯 ,  梁远军

IPC分类号： H03D7/14

摘要： 本申请实施例公开了一种信号处理方法、装置、电子设备以及存储介质，涉及电子技术领域。其中，该方法包括：获取根据输入信号输出的脉冲信号；基于预设规则从所述脉冲信号中提取出多个目标后游标信号；获取所述多个目标后游标信号中每个目标后游标信号的数值；基于所述多个目标后游标信号以及所述每个目标后游标信号的数值，得到多比特后游标信号的综合判断值；基于所述多比特后游标信号的综合判断值调节线性连续时间均衡器，并通过调节后的线性连续时间均衡器对所述输入信号进行处理。本申请能够改善完成自适应过程后CTLE系统处于欠均衡状态，眼高较低，表现不理想的现象。

公开(公告)号：CN111224649B

公开(公告)日：2021-06-18

申请号：CN202010058653.0

申请日：2020-01-17

申请人： 深圳市紫光同创电子有限公司

发明人： 李凯 ,  梁远军

IPC分类号： H03K17/28

摘要： 本发明提供一种高速接口的固定延时电路，包括：计数器电路，用于生成任意比特的移位选择信号；数据选择器电路，用于接收第一并行数据信号，并根据所述移位选择信号和第一低速时钟对所述第一并行数据信号进行重新排列，得到第二并行数据信号，所述第二并行数据信号所指示的比特的位置相对于所述第一并行数据信号所指示的比特的位置具有所述移位选择信号指示的移位比特数；时钟选择器电路，用于根据所述移位选择信号从多路具有不同相位的输入时钟中选择一路时钟进行输出，形成第二低速时钟；同步电路，用于根据所述第二低速时钟对所述第二并行数据信号进行同步。本发明能够实现高速接口多通道数据之间的初始化对齐。

公开(公告)号：CN111224649A

公开(公告)日：2020-06-02

申请号：CN202010058653.0

申请日：2020-01-17

申请人： 深圳市紫光同创电子有限公司

发明人： 李凯 ,  梁远军

IPC分类号： H03K17/28

摘要： 本发明提供一种高速接口的固定延时电路，包括：计数器电路，用于生成任意比特的移位选择信号；数据选择器电路，用于接收第一并行数据信号，并根据所述移位选择信号和第一低速时钟对所述第一并行数据信号进行重新排列，得到第二并行数据信号，所述第二并行数据信号所指示的比特的位置相对于所述第一并行数据信号所指示的比特的位置具有所述移位选择信号指示的移位比特数；时钟选择器电路，用于根据所述移位选择信号从多路具有不同相位的输入时钟中选择一路时钟进行输出，形成第二低速时钟；同步电路，用于根据所述第二低速时钟对所述第二并行数据信号进行同步。本发明能够实现高速接口多通道数据之间的初始化对齐。