一种数字预失真校正方法、装置及计算机设备

    公开(公告)号:CN114218151A

    公开(公告)日:2022-03-22

    申请号:CN202111542029.9

    申请日:2021-12-16

    IPC分类号: G06F15/173 H03F1/32 H03F3/213

    摘要: 本发明实施例公开了一种数字预失真校正方法,方法由计算机设备执行,计算机设备包括至少两个处理器,方法包括:建立数字预失真校正模型;获取数字预失真数据,并输入数字预失真校正模型中,得到校正后的目标数据;将所述目标数据发送给接收端处理器。本发明实施例提供的数字预失真校正方法,利用OPENAMP架构,实现实时操作系统或者裸机程序能够与Linux上的程序相互通信,通过将DPD应用程序计算量大的自适应系数矩阵计算进行分离,将DPD程序的矩阵分解算法、内存优化算法、系数估计算法移植在A53处理器上运行,然后将计算结果传输给R5处理器,大大提高DPD校准周期和校准效果。

    一种应用内存管理方法、装置、设备及存储介质

    公开(公告)号:CN113886087A

    公开(公告)日:2022-01-04

    申请号:CN202111214926.7

    申请日:2021-10-19

    IPC分类号: G06F9/50

    摘要: 本发明公开了一种应用内存管理方法、装置、设备及存储介质。该方法包括:获取业务应用模块针对目标存储对象提出的内存申请,所述内存申请包括所述业务应用模块的模块信息和所述目标存储对象的目标存储对象长度信息;根据所述目标存储对象长度信息确定匹配所述目标存储对象的目标内存块;将所述目标存储对象存储至所述目标内存块,并将所述模块信息及内存使用信息写入所述目标内存块。本发明解决了目前应用程序多依赖系统提供的标准函数进行申请和释放内存,从而造成频繁申请和释放内存导致的系统性能开销大,系统内存碎片增多,内存出现内存泄露的问题,最大限度减少内存分配的系统调用,避免了系统的内存泄露,减少了系统开销,提升了系统性能。

    一种时钟同步方法、装置、设备及存储介质

    公开(公告)号:CN114095109A

    公开(公告)日:2022-02-25

    申请号:CN202111362199.9

    申请日:2021-11-17

    IPC分类号: H04J3/06

    摘要: 本发明实施例公开了一种时钟同步方法、装置、设备及存储介质。该方法包括:获取高精度时间同步协议PTP数据包,PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文;根据PTP数据包中各报文对应的时间戳信息确定从时钟与主时钟间的时间偏差;根据时间偏差的数量级确定从时钟的时间生成方式,依据时间生成方式、时间偏差和以及实时迭代根据计算获取的频率偏差完成从时钟的得到调整后的周期值写入,以使从时钟与主时钟时间同步。本发明实施例的技术方案,解决了现有主从时钟时间同步调整时未考虑时间偏差的数量级,在总线延迟数量级大于或与时间偏差数量级相近时,对从时钟时间调节精度影响较大的问题,提升了时钟同步精度。

    一种系统开发的问题定位方法、装置和计算机设备

    公开(公告)号:CN113704115B

    公开(公告)日:2024-02-23

    申请号:CN202111007608.3

    申请日:2021-08-30

    IPC分类号: G06F11/36

    摘要: 本申请涉及一种系统开发的问题定位方法,通过集成于待定位系统中的问题定位模块实现,包括:多个一级切换单元分别获取多个功能模块输出的多路信号,分别从每个所述多路信号中根据配置信息筛选得到第一中间目标信号,其中一个功能模块对应一个一级切换单元;将多个所述第一中间目标信号输入到至少一个二级切换单元,基于所述配置信息筛选得到最终两路目标信号;存储所述最终两路目标信号;读取并分析所述最终两路信号以进行问题定位。通过这种集成方式和多级切换单元的方式,以在系统开发过程的各个阶段实时抓取数据进行问题定位的过程中节省内存资源。