电子元器件及其烧结方法
    1.
    发明公开

    公开(公告)号:CN117534484A

    公开(公告)日:2024-02-09

    申请号:CN202311666904.3

    申请日:2023-12-05

    IPC分类号: C04B35/64

    摘要: 本申请属于电子陶瓷材料制造技术领域,尤其涉及一种电子元器件及其烧结方法。包括步骤:至少在匣钵的内腔壁面制备涂层;制备烧结粉料;涂层和烧结粉料与电子元器件坯体在烧结过程中不发生反应;将坯体置于铺设有烧结粉料的预处理匣钵内,并在坯体的表面铺覆烧结粉料后进行烧结处理,得到电子元器件。涂层和烧结粉料与坯体在烧结过程中不发生反应,阻断了待烧结的电子元器件坯体与氧化铝等匣钵直接接触,避免坯体与匣钵在高温烧结过程中发生反应导致烧结制得的电子元器件产品的表面形成烧结孔洞。同时提高坯体在烧结过程中受热均匀性,并且能够使坯体与空气隔绝,形成较低的氧分压气氛,提供产品烧结所需的烧结气氛,进而确保电子元器件的质量。

    辅助层、叠层器件及其制备方法
    2.
    发明公开

    公开(公告)号:CN117711818A

    公开(公告)日:2024-03-15

    申请号:CN202311601976.X

    申请日:2023-11-27

    摘要: 本申请公开了一种辅助层、叠层器件及其制备方法,涉及低温共烧陶瓷技术领域。该辅助层包括第一生瓷片,所述第一生瓷片上开设有避让口和定位部,所述定位部位于所述避让口的外围,所述避让口在第一生瓷片上的正投影大于或等于所述叠层器件的功能区在第一生瓷片上的正投影。该辅助层用于低温共烧陶瓷的叠层器件的制备,在叠层器件叠层制备过程中,功能区和非功能区的厚度差较大时,可用于辅助层来补偿半成品叠层器件的功能区和非功能区的厚度差。

    辅助层和叠层器件
    3.
    实用新型

    公开(公告)号:CN221747023U

    公开(公告)日:2024-09-20

    申请号:CN202323234269.X

    申请日:2023-11-27

    摘要: 本申请公开了一种辅助层和叠层器件,涉及低温共烧陶瓷技术领域。该辅助层包括第一生瓷片,所述第一生瓷片上开设有避让口和定位部,所述定位部位于所述避让口的外围,所述避让口在第一生瓷片上的正投影大于或等于所述叠层器件的功能区在第一生瓷片上的正投影。该辅助层用于低温共烧陶瓷的叠层器件的制备,在叠层器件叠层制备过程中,功能区和非功能区的厚度差较大时,可用辅助层来补偿半成品叠层器件的功能区和非功能区的厚度差。