公开(公告)号：CN108427893B

公开(公告)日：2022-03-29

申请号：CN201810117198.X

申请日：2018-02-06

Applicant: 清华大学

Inventor： 乌力吉 ,  杨一君 ,  张向民 ,  吴行军 ,  袁野

IPC: G06F21/76

Abstract: 本发明公开了一种使用片内检测电路检测集成电路硬件木马的检测方法。集成电路硬件木马的片内检测电路包括设置于集成电路中不同位置处的至少两条信号通路；信号通路包括连接导线或通过连接导线串联连接的逻辑门元件组，以使得每条信号通路的延时不同。本发明利用硬件木马对附近信号通路延时的影响的特点，在集成电路中设置多条不同且延时接近的信号通路，通过判断各信号通路之间延时排序是否发生变化来判断集成电路中是否存在硬件木马，同时还根据延时发生变化的信号通路位置对硬件木马的位置进行大致确定。

公开(公告)号：CN108427893A

公开(公告)日：2018-08-21

申请号：CN201810117198.X

申请日：2018-02-06

Applicant: 清华大学

Inventor： 乌力吉 ,  杨一君 ,  张向民 ,  吴行军 ,  袁野

IPC: G06F21/76

Abstract: 本发明公开了一种集成电路硬件木马的片内检测电路及其检测方法。集成电路硬件木马的片内检测电路包括设置于集成电路中不同位置处的至少两条信号通路；信号通路包括连接导线或通过连接导线串联连接的逻辑门元件组，以使得每条信号通路的延时不同。本发明利用硬件木马对附近信号通路延时的影响的特点，在集成电路中设置多条不同且延时接近的信号通路，通过判断各信号通路之间延时排序是否发生变化来判断集成电路中是否存在硬件木马，同时还根据延时发生变化的信号通路位置对硬件木马的位置进行大致确定。